96单片机天津大学第二章MCS96系列单片机基本结构课件

第二章MCS-96系列单片机

基本结构2.1MCS-96单片机体系结构2.2引脚功能2.3中央处理器CPU开始2.4存储器及系统总线扩展2.1MCS-96单片机体系结构一、8096单片机结构P3P4P1P2HSIHSOP0时钟发生器RALU寄存器阵列XRAM16KB片内ROM/EPROM定时器1定时器2存储器控制器队列定时监视器脉宽调制器串行口波特率发生器高速I/OA/D转换器256字节XRAMCPU8位16位P2MUXS/HMUX16位地址/数据总线VREFAGND掉电基准频率控制信号开始1.16位CPUCPU内部采用寄存器文件结构。CPU可以通过特殊功能寄存器（SFR），也可通过存储器控制器与外部进行数据交换。CPU未采用其他芯片的累加器结构。可以在寄存器文件的256个字节寄存器空间内进行操作。2.10位A/D转换器MCS-96内部有八个通道带采样保持的10位A/D，在12MHz晶振时，完成一次A/D转换所需时间只要22μs。3.脉宽调制输出MCS-96单片机可以直接提供一路调制信号，可用于驱动电路。PWM输出信号经过积分就可获得直流输出，可以用作D/A转换器或波形发生器。D/A转换器的分辨率为8位，脉冲周期为64μs（12MHz时）。4.自带波特率发生器的全双工串行口MCS-96串行口与MCS-51系列单片机兼容，且自带波特率发生器，有4种工作模式，能方便进行多机通讯、I/O扩展等。开始5.高速输入/输出部件—HSI/HSOMCS-96具有四个高速触发输入通道HSI，用来记录外部事件发生的时间。六个高速脉冲发生器可以及时触发外部事件，也可做D/A转换器。高速输出单元HSO同时具有软件定时器功能，两个16位软件定时器可以同时工作。晶振为12MHz时输入/输出分辨率为2μs。7.中断系统MCS-96单片机支持8个中断向量，而有的中断向量又有多个中断源，共有20多个中断源。6.5个8位准输入/输出端口MCS-96具有5个8位I/O端口，其中有些是多用途的。8.两个16位定时器MCS-96有两个16位定时器，T1循环计数，T2对外部事件计数。开始9.16位程序监视定时器在系统软硬件发生故障时，监视定时器(Watchdog)使系统复位，从而使CPU恢复工作。10.可动态配置的总线在运行过程中，MCS-96的系统总线可以动态地配置成8位或16位，以适应对外部数据进行字或字节的操作。11.8K/16K字节的ROMMCS-96的地址空间是64K字节，在带内部程序存储器的芯片中，内部ROM的容量为8K或16K字节。片内ROM或EPROM可以加密，并可在运行过程中对EPROM进行编程。12.256字节的寄存器阵列和寄存器MCS-96有232字节的内部寄存器阵列，它具有普通微机中的寄存器和RAM的双重功能。另外24字节为专用寄存器。13.4个软件定时器4个软件定时器受高速输出单元HSO控制。在到达预定时间时，设置相应的软件定时器标志，可激活软件定时中断。2.2引脚功能1011121314151617181920212223242526605958575655545352515049484746454498765432168676665646362612728293031323334353637383940414243P2.0/TXDP2.1/RXDHSI.0HSI.1HSI.2/HSO.4HSI.3/HSO.5HSO.0HSO.1HSO.2HSO.3P4.0/AD8P4.1/AD9P4.2/AD10P4.3/AD11P4.4/AD12P4.5/AD13P4.6/AD14P4.7/AD15P3.0/AD0P3.1/AD1P3.2/AD2P3.3/AD3P3.4/AD4P3.5/AD5P3.6/AD6P3.7/AD7XTAL2NMIREADYVPDP0.0/ACH0P0.1/ACH1P0.2/ACH2P0.3/ACH3P0.4/ACH4P0.5/ACH5P0.6/ACH6P0.7/ACH7P2.2/EXINTP2.3/T2CLKP2.4/T2RSTP2.5/PWMP2.6P2.7XTAL1P1.0P1.1P1.2P1.3P1.4VREFVppANGNDCLKOUTINSTVssVssVccBUSWIDTHMCS-9668-PINPLCCRDALE/ADVEARESETP1.5/BREQP1.6/HLDAP1.7/HOLDWRL/WRBHE/WRH开始VCC(1)：主电源电压（+5V）VSS(36,68)：数字地，两个VSS都必须接地。VREF(13)：A/D转换器参考电压（+5V），该引脚同时向A/D转换器的模拟部分和P0口供电。只要使用P0.0~P0.7或ACH0~ACH7，VREF引脚必须连接标准+5V。ANGND(12)：A/D转换器的参考地，应与VSS保持同电位。VPD(14)：RAM的备用电源电压（+5V）。在正常工作期间此电压也必须存在。在掉电情况下，如果在VCC下降到规定值以前触发RESET信号，则寄存器阵列高端的16字节内容将被保留。在掉电期间，RESET引脚应始终保持低电平，直至VCC上升到规定值范围内和晶振工作稳定为止。VPP(37)：带EPROM芯片的编程电压。编程时，该引脚接+12.75V，否则接+5V。XTAL1(67)：片内振荡器的反向器以及内部时钟发生器的输入端，用于连接外部晶体。开始XTAL2(66)：振荡器的反向器输出端，用于连接外部晶体。RESET(16)：复位输入端。复位时该引脚至少应保持两个状态周期的低电平，随后一个由低到高的跳变使时钟同步，并开始一个10个状态周期的复位序列。此期间PSW清零，2018H单元的内容被装载到芯片配置寄存器CCR中，再跳转到2080H单元执行程序指令。该引脚内部有一个上拉电阻，在正常工作时接高电平。BUSWIDTH(64)：总线宽度选择输入端。若CCR.1为1，则总线宽度取决于BUSWIDTH的逻辑值，若BUSWIDTH=1，选择16位总线，否则选择8位总线。若CCR.1为0，则总线宽度为8位。NMI(3)：非屏蔽中断输入端。当此引脚有正跳变时，清除监视定时器，并形成一个指向外部存储器0000H单元的中断向量。开始INST(63)：在读外部存储器期间，此引脚若输出高电平则表示取指令读操作。在整个总线周期内INST均有效。EA(2)：存储器选择输入端。EA=1时，若CPU寻址存储器2000H~3FFFH，则访问的是片内ROM/EPROM；EA=0时，则访问的是片外存储器。此引脚内有下拉作用，若无外部驱动，它保持低电平，EA在复位时被锁存。ALE/ADV(62)：地址锁存允许(ALE)或地址有效输出(ADV)，由CCR确定。两者都提供一个锁存信号，以便把地址从地址/数据总线中分离出来。当选择ALE功能，当总线上传送地址信息（16位）时，该引脚立即为高电平，并且在下降沿将地址信息锁存在外部锁存器中，当选择ADV功能时，在总线周期结束时，此引脚变高。ADV可作外部存储器的片选信号。仅在外部存储器访问期间，ALE/ADV才有效。RD(61)：外部存储器读信号（输出）。开始WR/WRL(40)：写外部存储器（WR）或写外部存储器低字节（WRL）的输出信号，由CCR确定。选WR功能时，每次写外部存储器时，该引脚都输出低电平；选WRL时，仅当写外部存储器低字节时，才输出低电平。BHE/WRH(41)：总线高字节允许（BHE）或写外部存储器高字节（WRH）。当访问16位存储器时，如果（A0=0^BHE=1），则访问的是低字节；若（A0=1^BHE=0），则访问的是高字节；若（A0=1^BHE=1），则高低字节都访问。若选择WRH功能，当写外部存储器高字节时，该引脚输出低电平。HSI：高速输入单元的输入，共4个引脚（HSI.0~HSI.3）。其中HSI.2、HSI.3与HSO.4、HSO.5共用。HSO：高速输出单元的输出，6个引脚（HSO.0~HSO.5）。其中HSO.4、HSO.5与HSI.2、HSI.3共用。开始P0：8位高阻输入端口，可作为数字输入或片内A/D转换器的模拟输入端口。P1：8位准双向I/O端口。P2：8位多功能口，其中P2.0~P2.5为多功能引脚，P2.6和P2.7为准双向I/O引脚。P3、P4：具有漏极开路输出的8位双向端口，可作为多路转换的地址/数据复用总线，具有很强的内部上拉作用。READY(43)：准备就绪信号端，用以延长外部存储器访问周期，在与低速的外部芯片、动态存储器接口或总线共享等场合使用。总线周期延长可达1μs，在不使用外部存储器时，READY不起作用。通过设置CCR，可以在总线周期中插入若干等待周期。READY有一个内部弱上拉电平，在没有外部下拉电阻时，该引脚保持高电平。P2.0/TXD(18)：P2.0引脚，同时也是串行口发送端。P2.1/RXD(17)：P2.1引脚，同时也是串行口接收端。开始P2.2/EXTINT(15)：P2.2引脚，同时也是外中断申请端。P2.3/T2CLK(44)：P2.3引脚，同时也是定时器2的外部时钟输入端。P2.4/T2RST(42)：P2.4引脚，同时也是定时器2的复位端。P2.5/PWM(39)：P2.5引脚，同时也是脉宽调制输出端。开始2.3中央处理器CPU总线控制器MUX存储器总线5位循环控制器/减量器第2操作数寄存器常数（0,1,2）主程序计数器/增量器高位字寄存器/移位器低位字寄存器/移位器程序状态字（PSW）RAMSFR寄存器阵列ABALUMUX位选择寄存器指令寄存器微代码机4字节队列从PC数据寄存器地址寄存器控制及状态信号PSW控制CPU总线D总线A总线中断控制器16位8位MCS-96单片机的CPU由寄存器算术逻辑单元（RALU）和寄存器阵列组成。开始特点：MCS-96单片机的RALU没有采用常规的累加器结构，而是直接面向所有寄存器（寄存器阵列和SFR）。优势：

消除了累加器结构所存在的瓶颈效应，提高了CPU的数据交换和处理能力。可通过专用寄存器直接控制I/O端口，提高了数据吞吐能力。1.CPU总线CPU内部的一个控制器和两条总线将寄存器阵列和RALU连接起来。二条总线是8位地址总线(A-BUS)和16位数据总线(D-BUS)。D总线仅在RALU与寄存器阵列及SFR之间传送数据，A总线则用作上述数据传送的地址总线。当CPU通过控制器访问片内、外存储器时，A-BUS可作为多路复用的地址/数据总线。CPU无论是对片内、外存储器的访问都是通过控制器进行的。2.寄存器算术逻辑单元RALU功能：MCS-96的大多数运算都是由RALU完成的。构成：算术逻辑单元（ALU）、程序状态字（PSW）、程序计数器（PC）、循环计数器（LoopCounter）以及一组寄存器。

ALU：用于执行运算，17位（最高位为符号位）。

程序计数器：其计数值由独立的增量器修改，执行跳转指令时，需由ALU来处理。

高位字寄存器：用于移位操作，或作为暂存寄存器。

低位字寄存器：用于双字移位操作。

6位循环计数器：在执行循环移位时，用于循环计数。

第二操作数寄存器：用于存放双操作数指令（如加、减法）的第二个操作数。

常数寄存器：将常数（0，1，2）存放在RALU中，可加快运算速度。

程序状态字(PSW)：专用寄存器，用于保存程序运行所需的状态信息。开始3.寄存器阵列共232字节RAM单元，可按字节、字、双字存取。MCS-96单片机的RALU直接面向所有寄存器，任何存储器单元都可以被RALU使用，相当于CPU有232个累加器。存储器阵列的第一个字是专门留作堆栈指针使用，当涉及到堆栈操作时，它不能用来存储数据。访问寄存器阵列和SFR的地址由CPU控制，它们暂存在两个地址寄存器中。

开始2.4存储器及系统总线扩展一、存储器空间MCS-96单片机采取片内数据存储器、片外程序存储器和片外数据存储器统一编址原则。MCS-96单片机的地址总线位16位，可寻址的存储器空间为64K字节。

0000H～00FFH该区域是片内RAM的寻址范围，也可作为外存储器空间。片内RAM：由特殊功能寄存器和寄存器阵列两部分组成，只能存储数据，不能存放程序。外部存储器：通常只存放程序，该区域往往由开发系统使用。也可以装载应用程序，但因范围较小，程序长度受到限制。

0100H～1FFDH供外部存储器（程序或数据存储器）使用，也可以作为输入/输出端口。开始程序或数据存储器或I/O端口FFFFH

程序存储器6000H5FFFH

2080H保留207FH

2030H安全钥匙202FH2020H保留201FH

201CH

自跳转代码201BH201AH保留2019H

芯片配置字节2018H保留2017H

2012H中断向量2011H

2000HPORT41FFFHPORT31FFEH程序或数据存储器或I/O端口1FFDH

0100H片内RAM或外存储器00FFH

0000H0FFH掉电保护RAM

0F0H0EFH内部寄存器文件(RAM)1AH19H堆栈指针堆栈指针18H17H

PWM_CONTROL16HIOS1IOC115HIOS0IOC014H保留保留13H12H11HSP_STATSP_CON10HIOPORT2IOPORT20FHIOPORT1IOPORT10EHIOPORT0BAUD_RATE0DHTIMER2(HI)保留0CHTIMER2(LO)0BHTIMER1(HI)0AHTIMER1(LO)WATCHDOG09HINT_PENDINGINT_PENDING08HINT_MASKINT_MASK07HSBUF(RX)SBUF(TX)06HHSI_STATUSHSO_COMMAND05HHSI_TIME(HI)HSO_TIME(HI)04HHSI_TIME(LO)HSO_TIME(LO)03HAD_RESULT(HI)HSI_MODE02HAD_RESULT(LO)AD_COMMAND01HR0(HI)R0(HI)00HR0(LO)R0(LO)存储器空间分配图开始

1FFEH～1FFFH

这两个单元分别被定义为P3与P4端口的映射地址，仅在P3、P4作为并行I/O端口时使用。

2000H～2011H用于存放9个中断向量。每个中断向量代表一个中断服务程序入口地址，占2个字节。其中，第9个中断向量用于开发系统，用户不能使用。

2012H～207FH该存储区称为“工厂测试代码区”，通常由芯片制造商使用。其中，2018H是“芯片配置字节”单元，存放CCB寄存器，用来规定总线控制方式和就绪控制方式等。201AH和201BH存放自跳转代码，用于EPROM编程。2020H~202FH是安全钥匙，用于ROM加密。除此之外，未定义的单元由制造商保留，用于以后的产品。用户可以使用该区段的全部单元。开始

2080H～5FFFH存储程序的主要空间。单片机复位时，总是从2080H开始执行程序。因此，系统最多有8KB的RAM空间与寄存器阵列相连。

6000H～0FFFFH本空间可以分配给片外存储器（程序或数据存储器）使用，也可以作为输入/输出端口。二、内部RAM空间内部RAM空间由24个字节（00H~17H）的专用寄存器和232个字节（18H~0FFH）

的寄存器阵列组成。18H和19H用于存放堆栈指针。1AH～0FFH可作为通用寄存器使用，可以按字节、字、双字存取。如果VPD接有后备电源，则寄存器阵列顶部的16个字节（0F0H~0FFH）内容可以在掉电时保持不丢失。开始0FFH掉电保护RAM

0F0H0EFH内部寄存器文件(RAM)1AH19H堆栈指针堆栈指针18H17H

PWM_CONTROL16HIOS1IOC115HIOS0IOC014H保留保留13H12H11HSP_STATSP_CON10HIOPORT2IOPORT20FHIOPORT1IOPORT10EHIOPORT0BAUD_RATE0DHTIMER2(HI)保留0CHTIMER2(LO)0BHTIMER1(HI)0AHTIMER1(LO)WATCHDOG09HINT_PENDINGINT_PENDING08HINT_MASKINT_MASK07HSBUF(RX)SBUF(TX)06HHSI_STATUSHSO_COMMAND05HHSI_TIME(HI)HSO_TIME(HI)04HHSI_TIME(LO)HSO_TIME(LO)03HAD_RESULT(HI)HSI_MODE02HAD_RESULT(LO)AD_COMMAND01HR0(HI)R0(HI)00HR0(LO)R0(LO)00H～17H是特殊功能寄存器（SFR），各单元内容及用途如下：AD_RESULT：A/D结果寄存器，存放A/D转换结果，只能按字节分两次读取。

AD_COMMAND：A/D命令寄存器，用于设定A/D转换器的工作方式（通道选择与启动方法）。R0：零寄存器，读出值永远为零，对R0进行写操作并不会改变它的值。用途：在计算和比较操作中，其内容作为常数使用。 在零寄存器寻址（变址寻址的一种）操作时，以R0 的值为基地址。HSI_MODE：HSI方式寄存器，用于设置高速输入单元HSI的工作方式。HSI_TIME：HSI时间寄存器，记录触发HSI的时间值，只能按字读取。开始HSO_TIME：HSO时间寄存器，规定高速输出部件HSO事件发生的时间，只能按字写入。HSI_STATUS：HSI状态寄存器，说明在HSI_TIME记载的时刻，哪些HSI引脚有事件发生，以及这些引脚当前的状态。SBUF（RX）：串行口接受缓冲器，用于存放刚从串行口接收的数据。SBUF（TX）：串行口发送缓冲器，用于存放即将由串行接口输出的数据。HSO_COMMAND：HSO命令寄存器，当HSO_TIME的内容确定后，该寄存器用来规定相应时刻将发生的事件。INT_MASK：中断屏蔽寄存器，允许或禁止各中断源产生中断。INT_PENDING：中断悬挂寄存器，对各中断源产生的中断请求信号进行登记。开始TIMER1：定时器1，存放T1的当前值，只能按字读取。TIMER2：定时器2，存放T2的当前值，只能按字读取。WATCHDOG：监视定时器寄存器，由特殊的命令字启动，应用程序每隔64K状态周期至少应使之复位一次，否则监视定时器将使系统复位。用于检查运行中的软件是否存在故障。BAUD_RATE：波特率寄存器，用于规定串行通信的波特率。IOPORT0：P0端口寄存器，用于存放I/O端口P0各引脚上的电平状态。P0为输入端口。IOPORT1：P1端口寄存器，存放由P1输入/输出的数据。IOPORT2：P2端口寄存器。SP_STAT：串行口状态寄存器。SP_CON：串行口控制寄存器，用于设置串行口的工作方式。IOS0：I/O状态寄存器0，记载HSO的状态信息。开始IOS1：I/O状态寄存器1，记载定时器和HSI的状态信息。IOC0：I/O控制寄存器0，用于控制HSI引脚的替换功能，并规定T2的复位源和时钟源。IOC1：I/O控制寄存器1，用于控制P2引脚的替换功能、定时器中断和HSI中断。PWM_CONTROL：脉宽调制控制寄存器，用于设置PWM脉冲时间。开始三、时钟信号MCS-96单片机的系统时钟可以由外接晶体与内部电路构成的晶体振荡器产生，也可以由外部时钟电路提供。XTAL1XTAL2VCC至驱动电路晶体振荡器电路VCCXTAL1XTAL2VCC至驱动电路外部时钟驱动电路晶体振荡电路或外部时钟电路产生的时钟信号称为振荡信号，3个振荡周期构成1个状态周期。状态周期是单片机各种操作的基本时间单位。开始振荡信号经3分频后生成A、B、C三个不同相位的内部时钟信号，每个信号的相位差为120°。A相信号还可以通过CLOCKOUT引脚输出。一个状态周期XATL1A相(CLOCKOUT)B相C相内部时钟信号A、B、C三相信号的占空比都是33%，MCS-96单片机的内部操作大部分与其中一相同步。开始四、系统总线及存储空间扩展系统总线用于扩展外存储器以及与外设交换数据。如果一个单片机系统只使用芯片内部的ROM和RAM，也没有使用外设，就用不到系统总线。为保证系统正常运行，MCS-96单片机提供了以下控制线：

ALE/ADV：总线地址分离控制线

RD：读控制线

WRL、WRH或WR、BHE、AD0：写控制线

BUSWIDTH：总线宽度控制线

INST：取指令控制线

READY：就绪控制线开始1.外部存储器操作时序XATL1A相(CLOCKOUT)外部存储器读、写时序ALE地址/数据线地址/数据线地址地址数据地址地址数据有效读操作写操作RDWRBHE,INST开始2.就绪信号READY当CPU与外部存储器或外设交换数据时，如果后者响应速度较慢，可在总线读、写周期内插入等待周期，以保证CPU与存储器或外设同步。当READY引脚呈低电平时，便插入等待周期，直至READY变成高电平，或等待周期的数量已达到CCR的规定值。XATL1A相(CLOCKOUT)插入一个等待周期的读写时序ALE地址/数据线地址/数据线地址地址数据地址地址数据有效读操作写操作RDWRBHE,INSTREADY开始存储器扩展方法扩展存储器即分配地址空间给每个芯片，注意要避免地址的冲突片选控制线选法适用于系统芯片数目较少利用高端地址线直接作为外扩芯片的片选线，线路简单地址空间有重叠，即同一存储空间可能对应多个地址译码选通法适用于多片存储器扩展高端地址线经译码器译码后作为存储器片选线，线路需增加译码器芯片地址空间连续，存储芯片空间对应地址唯一常用的锁存器芯片地址锁存芯片74LS273,74LS373,8282等OELEDQLHHHLHLLLLXQ保持HXX高阻态74LS373/573功能表CLRCLKDQLXXLHHHHLLHLXQ保持74LS273功能表常用的译码器芯片地址译码芯片74LS138输入端输出端允许选择E3ECBAY0Y1Y2Y3Y4Y5Y6Y7XHXXXHHHHHHHHLXXXXHHHHHHHHHLLLLLHHHHHHHHLLLHHLHHHHHHHLLHLHHLHHHHHHLLHHHHHLHHHHHLHLLHHHHLHHHHLHLHHHHHHLHHHLHHLHHHHHHLHHLHHHHHHHHHHL注：E=E1+E274LS138功能表74LS138管脚图常用的译码器芯片地址译码芯片74LS139输入端输出端允许选择EBAY0Y1Y2Y3HXXHHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL74LS139功能表74LS139管脚图EPROM外扩相关总线介绍控制总线存储器读选通OE存储器片选控制CE存储器编程脉冲PGM编程电压输入Vpp数据总线数据接口D0~D7。地址总线地址总线接口A0~A12通过专门编程器将程序代码写入；当OE，CE同时为低电平时，程序代码输出。程序存储器EPROM的扩展线选法扩展芯片2764占用系统地址空间(0000~1FFFH)or(2000~3FFFH)or(4000H~5FFFH)or(6000H~7FFFH)程序存储器EPROM的扩展译码法扩展芯片2764占用系统地址空间（2000H~3FFFH)RAM芯片外扩相关总线介绍控制总线存储器读选通OE存储器写选通WE存储器片选控制CS1（CE）CS2数据总线数据接口D0~D7。地址总线地址总线接口A0~A12数据存储器RAM的扩展线选法扩展芯片6264占用系统地址空间(0000~1FFFH)or(2000~3FFFH)or(4000H~5FFFH)or(6000H~7FFFH)数据存储器RAM的扩展译码法扩展芯片6264占用系统地址空间（4000H~5FFFH)数据存储器扩展0000H~3FFFH4000H~7FFFH8000H~BFFFHC000H~FFFFHMCS-96单片机可以按字节或字访问外存储器。但是在读外存储器时是按字读取，再由存储器控制器根据数据类型选择字或字节。因此，RD信号同时选通存储器的高字节和低字节，而且A0不与存储器的地址线连接。3.存储器扩展外接程序存储器（ROM）的系统MCS-9674LS37374LS373ROM高字节ROM低字节ALEAD8~AD15AD0~AD7D8~D15D0~D7RDA1~A7AD8~AD15开始MCS-9674LS37374LS373RAM高字节AD8~AD15AD0~AD7D8~D15D0~D7RDA1~A7AD8~AD15RAM低字节WRLALE外接RAM和ROM的系统74LS24574LS245WRHROM高字节ROM低字节开始4.芯片配置寄存器CCRMCS-96单片机在系统配置及总线运行方式等方面提供了一些选择，这些可供选择的信息存放在芯片配置寄存器CCR中。芯片配置寄存器CCR的功能

D2写选通方式选择“1”:WR和BHE/“0”:WRL和WRHD0保留位，应设置为1D1总线宽度选择“1”:16位/“0”:8位D4D5内部就绪控制方式IRC0IRC1

D6D7程序加密方式IOC0IOC1

D3地址有效选通信号选择“1”:ALE/“0”:ADV开始CCR是一个特殊的寄存器，不属于内部RAM的专用寄存器，因此不能通过访问RAM的指令来改变CCR的内容。2018H单元是芯片配置字节CCB，系统配置信息预先写入CCB中，系统复位时，CCB的内容自动装载到CCR中。

总线宽度选择MCS-96的外部总线宽度可以在运行过程中动态地改变，配置成标准的16位地址/数据复用总线，或16位地址/8位数据总线。总线宽度受CCR.1和引脚BUSWIDTH的控制。CCR.1BUSWIDTH总线宽度0080181081116总线宽度选择开始MCS-9674LS37374LS373ROMAD8~AD15AD0~AD7D8~D15D0~D7RDA1~A7AD8~AD15CSROMCSRAMCSWRA15BUSWIDTHADV总线宽度动态变化的系统当CCR.1=1时，总线宽度受BUSHWIDTH信号的控制。因此，在系统运行的过程中动态地改变BUSWIDTH引脚的信号就可以动态地改变总线宽度。开始CCR.3CCR.2方式ALE/ADVWR/WRLBHE/WRH11标准总线方式ALEWRBHE10写选通方式ALEWRLWRH01地址有效选通方式ADVWRBHE00地址有效且选通方式ADVWRLWRH总线工作方式MCS-96有4种总线工作方式，由上述控制线实现，具体采用哪种方式由CCR.2和CCR.3规定。

总线控制MCS-96能够提供几种类型的总线控制信号，通过3根双功能控制线（ALE/ADV、WR/WRL和BHE/WRH）来实现。开始标准总线控制方式数据输出地址有效ALEAD0~15WR16位总线周期BHE数据输出低位地址高位地址ALEAD8~15WRAD0~78位总线周期写选通方式数据输出地址有效ALEAD0~15WRL16位总线周期有效WRH数据输出低位地址高位地址ALEAD8~15AD0~78位总线周期WRL有效开始地址有效选通方式地址有效且写选通方式数据输出地址有效AD0~15WR16位总线周期BHEADV数据输出低位地址高位地址AD8~15WRAD0~78位总线周期ADV数据输出地址AD0~15WRL16位总线周期WRHADV有效有效数据输出低位地址高位地址AD8~15AD0~78位总线周期WRLADV有效开始IRC1（CCR.5）IRC0（CCR.4）说明00等待1个状态周期01等待2个状态周期10等待3个状态周期11禁止内部就绪控制内部就绪控制

就绪控制内部就绪控制逻辑用来规定等待周期的数量。当外部存储器或外设响应速度较慢时，可在总线读、写周期内插入等待周期，以保证CPU与存储器或外设同步。MCS-96提供了4种就绪方式，方式选择取决于CCR.4和CCR.5。当READY引脚呈低电平时插入等待周期，直至READY变成高电平，或等待周期的数量已达到CCR的规定值。开始IOC1（CCR.7）IOC0（CCR.6）保护方式00读和写保护01读保护10写保护11不保护程序加锁方式

内部程序存储器保护为保护程序代码，在ROM/EPROM型的芯片中，可以对内部存储器采取4种加锁方式，方式选择由CCR.6和CCR.7规定（写保护是针对EPROM型芯片的）。2020H~5FFFH的内部ROM/EPROM可以读保护，2000H~5FFFH的内容可以写保护。开始五、复位复位的目的是让单片机系统在正式工作之前处于一种特定的状态，只有以该状态为起点，才能保证以后执行的各项操作是正常和可靠的。当VCC及振荡信号发生器均处于稳定状态，芯片的RESET引脚保持两个状态周期以上的低电平，然后又处于高电平时，单片机开始执行10个状态周期的复位序列。该序列使片内寄存器初始化、PSW清零、程序计数器PC被赋值为2080H，并将2018H（CCB）的内容装入CCR。开始1.复位电路