集成电路制造教学课件

集成电路的基本概念半导体集成电路的分类

半导体集成电路的几个重要概念上节课内容要点7/29/20231内容概述集成电路双极型集成电路MOS集成电路按器件类型分按集成度分SSI（100以下个等效门）MSI（<103个等效门）LSI（<104个等效门）VLSI（>104个以上等效门）TTL、ECLI2L等PMOSNMOSCMOS集成度、工作频率、电源电压、特征尺寸、硅片直径按信号类型分模拟集成电路数字集成电路BiCMOS集成电路数模混合集成电路7/29/202327/29/20233第一章集成电路制造工艺7/29/20234双极集成电路的基本制造工艺双极集成电路中的元件结构双极集成电路的基本工艺MOS集成电路的基本制造工艺MOS集成电路中的元件结构MOS集成电路的基本工艺BiCMOS工艺内容提要7/29/20235本节课内容双极集成电路的基本工艺双极集成电路中元件结构7/29/202361.二极管（PN结）正方向反方向VI电路符号：+-有电流流过没有电流流过对于硅二极管，正方向的电位差与流过的电流大小无关，始终保持0.6V-0.7V双极集成电路的基本元素P-SiN-Si+-7/29/202371.二极管（PN结）双极集成电路的基本元素np7/29/202382.双极型晶体管双极集成电路的基本元素pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBEC7/29/20239CBENPNBEC?BECnpN+BEC7/29/202310§1.1.1双极集成电路中元件的隔离BECnpnBECnpnCBECBEEBEBC7/29/202311BECpnBECpnnn双极集成电路中元件的隔离介质隔离PN隔离BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S7/29/202312§1.1.2双极集成电路元件的形成过程、结构和寄生效应BECpn+n-epin+P-SiP+P+S四层三结结构的双极晶体管发射区(N+型)基区(P型)集电区(N型外延层)衬底(P型)双极集成电路元件断面图n+-BL7/29/202313双极集成电路等效电路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效电路隐埋层作用：1.减小寄生pnp管的影响2.减小集电极串联电阻衬底接最低电位7/29/202314典型PN结隔离双极集成电路中元件的形成过程1:衬底选择确定衬底材料类型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)确定衬底材料电阻率ρ≈10Ω.cm确定衬底材料晶向（111）偏离2~507/29/202315典型PN结隔离双极集成电路中元件的形成过程2:第一次光刻----N+隐埋层扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si衬底N+隐埋层7/29/202316具体步骤如下：1．生长二氧化硅（湿法氧化）：Si(固体)+2H2OSiO2（固体）+2H2

Si-衬底

SiO27/29/2023172．隐埋层光刻：涂胶腌膜对准曝光光源显影7/29/202318As掺杂（离子注入）刻蚀（等离子体刻蚀）去胶N+去除氧化膜3．N+掺杂：N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi7/29/202319P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN结隔离双极集成电路中元件的形成过程3:外延层主要设计参数外延层的电阻率ρ;外延层的厚度Tepi;AA’Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化层消耗的外延厚度基区扩散结深TBL-uptepi-oxxmcxjc集电结耗尽区宽度隐埋层上推距离TTL电路：3～7μm模拟电路：7～17μm7/29/202320典型PN结隔离双极集成电路中元件的形成过程4:第二次光刻----P隔离扩散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi7/29/202321典型PN结隔离双极集成电路中元件的形成过程5:第三次光刻----P型基区扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL7/29/202322典型PN结隔离双极集成电路中元件的形成过程6:第四次光刻----N+发射区扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL7/29/202323典型PN结隔离双极集成电路中元件的形成过程7:第五次光刻----引线孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL7/29/202324典型PN结隔离双极集成电路中元件的形成过程8:铝淀积7/29/202325典型PN结隔离双极集成电路中元件的形成过程9:第六次光刻----反刻铝7/29/202326双极集成电路元件断面图BECpn+n-epin+P+P+SP-Sin+-BLBECSAA’P+隔离扩散P基区扩散N+扩散接触孔铝线隐埋层7/29/202327BECpn+n-epin+P+P+SP-Sin+-BL为了减小集电极串联电阻,饱和压降小，电阻率应取小.为了减小结电容,击穿电压高，外延层下推小,电阻率应取大;折中TTL电路：0.2Ω.cm模拟电路：0.5～5Ω.cm7/29/202328CBECSP+隔离扩散P基区扩散N+扩散接触孔铝线隐埋层AA’BB’CC’作业:

1.画出NPN晶体管的版图，并标注各区