数字IC设计流程与工具教学课件_第1页
数字IC设计流程与工具教学课件_第2页
数字IC设计流程与工具教学课件_第3页
数字IC设计流程与工具教学课件_第4页
数字IC设计流程与工具教学课件_第5页
已阅读5页，还剩47页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字C设计流程与工具电子科技大学通信学院11教研室版权所有Notes●本PpT内容是整个D项目组的集体学习研究成果●感谢已经毕业的曾经参与后端项目的师兄师姐,以及各位老师闻道有先后,术业有专攻●共同学习,共同进步●大家有问题请直接请教熟悉相应工具的同学●Tips:可以参考QUATURS目的designflow!!Contents基于标准单元的ASC设计流程②④数字前端设计(front-end)一数字后端设计(back-end)…教研室ASC后端文件归档Q&a基于standee的ASC设计流程算法模型e/matlabcodeRTLHDLvhdl/verilog综合工具根据基本单元库的功能时序模型,将行为级代码翻译成具体的电路实现结构」NETLISTverilogStansell布局布线王具根据基本单元库的时序几何模型library将电路单元布局布线成为实际电路版图LAYOUTds2对功能,时序,制造参数进行检查TAPE-OUContents基于标准单元的ASC设计流程数字前端设计(front-end)数字后端设计(back-end)…教研室ASC后端文件归档Q&a数字前端设计流程-1RTLfile综合布局布线前静态时序分析整个ASC设计流程都是的流程,在任何一步之前步骤,甚至重新设计三RT代码形式验证模拟电路设计的迭代次数甚三至更多。。。Meetrequirements?NETLIST数字前端设计流程-2怎样保证网表的正确性?●以往的方法是对网表文件做门级仿真。此种方式的仿真时间较长,且覆盖率相对较低。●彤式验证+静态时序分析。此种方法仿真时间短覆盖率高,为业界普遍采用的方式数字前端设计流程-3使用DC综合OSYNOPSYS-DesignCompilerFigure1-1DesignCompilerandtheDesignFlowHDLCompileDesignCompilerTimingIDatapathIPoweroptimizationoptimizationopimizationAreaverificatio

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论