集成电路版图设计基础第五章：匹配课件

第五章匹配匹配规则

简单匹配

匹配方法schoolofphyebasicsoficlayoutdesign1第五章匹配schoolofphyebasicso1schoolofphyebasicsoficlayoutdesign2之一：把匹配器件相互靠近放置。

placematcheddevicesclosetoeachother.之二：使器件保持同一方向。

keepdevicesinthesameorientation.之三：选择一个中间值作为根部件。

chooseamiddlevalueforarootcomponent.匹配规则schoolofphyebasicsoficlay2schoolofphyebasicsoficlayoutdesign3之四：采用指状交叉方式。

interdigitate.之五：用虚设器件包围起来。

surroundyourselfwithdummies.之六：四方交叉成对器件。

cross-guadyourdevicepairs.匹配规则schoolofphyebasicsoficlay3schoolofphyebasicsoficlayoutdesign4之七：使布线上的寄生参数匹配。

matchtheparasiticsonyourwiring.之八：使每一样东西都对称。

keepeverythinginsymmetry.之九：使差分布线一致。

makedifferentiallogicidentical.匹配规则schoolofphyebasicsoficlay4schoolofphyebasicsoficlayoutdesign5之十：使器件宽度一致。

matchdevicewidths.之十一：采用尺寸较大的器件。

golarge.之十二：总是与电路设计者交流。

alwayscommunicatewithyourcircuitdesigner.匹配规则schoolofphyebasicsoficlay5schoolofphyebasicsoficlayoutdesign6之十三：掩模设计者不会心灵感应。

maskdesignerarenotphychic.之十四：注意临近的器件。

watchtheneighbors.匹配规则schoolofphyebasicsoficlay6schoolofphyebasicsoficlayoutdesign7regular(rectangularshape)parallelelementsPossibly,thecurrentflowinginthesamedirection.简单匹配

-matchingsingletransistorschoolofphyebasicsoficlay7schoolofphyebasicsoficlayoutdesign8就CMOS晶体管而言，对其特性影响最大的参数是栅长和栅宽。在工艺中采用的某些刻蚀方法常常在一个方向上刻蚀得快些。这样发生在一个晶体管宽度上的刻蚀误差将出现在另一个晶体管的长度上。简单匹配

-asymmetryduetofabrication20X2画版图时匹配20X219.8X2.5制造时不匹配20.5X1.82019.821.822.52020.5schoolofphyebasicsoficlay8schoolofphyebasicsoficlayoutdesign9当集成电路产业刚刚起步的时候,制造工业仍然相对落后。即使你将两个需要匹配的器件放的很近,我们也仍然无法保证它们的一致性。现在虽然制造工艺越来越精确,但是匹配问题的研究从来就没有停止过,相反地,匹配问题显得日益突出和重要。匹配分为横向匹配、纵向匹配和中心匹配。实现匹配有三个要点需要考虑:

需要匹配的器件彼此靠近

注意周围器件保持匹配器件方向一致

遵守这3条基本原则,就可以很好的实现匹配。匹配方法schoolofphyebasicsoficlay9schoolofphyebasicsoficlayoutdesign10之一：根器件方法rootdevicemethod根部件，在这里指这样一个电阻，可以根据这一个电阻设计出所有其他的电阻。用最小的电阻作为根器件,这样的选择当然也可以实现我们需要的匹配,但同时我们却忽略了另外一个问题,那就是像2KΩ这样的电阻如果用250Ω做根器件,那么就需要8个根器件串联起来实现,这就导致了这8个电阻之间接触电阻也同时加大了,这是我们不希望看到的。匹配方法schoolofphyebasicsoficlay10schoolofphyebasicsoficlayoutdesign11之一：根器件方法rootdevicemethod采用根部件的最好方法是找出一个中间值,例如用1KΩ的电阻作为值将电阻串联和并联起来。这种方法节省了接触电阻的总数使其所占的比例减少,面积也许会减少，因为电阻之间的间隙数少了，现在占主导地位的是电阻器件本身的薄层电阻，而非接触电阻。利用根部件时,如果所有的电阻尺寸一样,形状一样,方向一致而且相互靠近,那么就可以得到一个很好的匹配。匹配方法schoolofphyebasicsoficlay11schoolofphyebasicsoficlayoutdesign12之二：交叉法interdigitatingdevice通常在电路中有些大堆部件都必须与一个给定的器件匹配，这个器件称为定义部件（图5-5，P104）。匹配方法schoolofphyebasicsoficlay12schoolofphyebasicsoficlayoutdesign13之二：交叉法interdigitatingdevice匹配方法将其指状交叉匹配两组电阻指状交叉排列指状交叉部件的布线schoolofphyebasicsoficlay13schoolofphyebasicsoficlayoutdesign14之二：交叉法interdigitatingdeviceInterdigitizelargeaspectratiodevicestoreducesource/draindepletioncapacitance.Usinganevennumber(n)ofgatefingerscanreduceCdb,Csbtoone-halfor(n+2)/2ndependingonsource/draindesignation.Typicallyitispreferredtoreducedraincapacitancemoresothansourcecapacitance.Alsousedummypolystripstominimizemismatchinducedbyetchundercuttingduringfab.Andthesewidthsofdummygatescanbeshorterthantheactualgates.

匹配方法schoolofphyebasicsoficlay14schoolofphyebasicsoficlayoutdesign15之二：交叉法interdigitatingdevice匹配方法schoolofphyebasicsoficlay15schoolofphyebasicsoficlayoutdesign16之二：交叉法interdigitatingdeviceanalogtransistorsoftenhavealargeW/Lratio.Interdigitizationcanbeusedinamultipletransistorcircuitlayouttodistributeprocessgradientsacrossthecircuit.Thisimprovesmatching.

twomatchedtransistorswithonenodeincommon:

★

splittheminanequalpartoffingers(forexample4)

★

interdigitatethe8elements:AABBAABBorABBAABBA匹配方法schoolofphyebasicsoficlay16schoolofphyebasicsoficlayoutdesign17之二：交叉法interdigitatingdevice匹配方法123AABBAABBpatternABBAABBApatternschoolofphyebasicsoficlay17schoolofphyebasicsoficlayoutdesign18之二：交叉法interdigitatingdeviceAxisofSymmetries:匹配方法schoolofphyebasicsoficlay18schoolofphyebasicsoficlayoutdesign19之二：交叉法interdigitatingdeviceInterdigitationPatterns:匹配方法schoolofphyebasicsoficlay19schoolofphyebasicsoficlayoutdesign20之三：虚设器件dummydevice当这些电阻被刻蚀的时候,位于中间的器件所处的环境肯定与两边的不同,位于两边的器件所受的腐蚀会比中间的器件多一些,这一点点的区别也许会对匹配产生非常不可预知的结果。为了使上述电阻在加工上面也保持一致,最简单的办法就是在两边分别放置一个“虚拟电阻”(“dummyresistor”),而实际上它们在电路连线上没有与其它任何器件连接,它们只是提供了一些所谓的“靠垫”,以避免在两端过度刻蚀。这就是虚拟器件,保证所有器件刻蚀一致。匹配方法etchdummyrealresistorsschoolofphyebasicsoficlay20schoolofphyebasicsoficlayoutdesign21之三：虚设器件dummydeviceEndingelementshavedifferentboundaryconditionsthantheinnerelements=>usedummy匹配方法Herethedummiesareshortedtransistors.Remembertheirparasiticcontribution!?schoolofphyebasicsoficlay21schoolofphyebasicsoficlayoutdesign22之三：虚设器件dummydevice另外一种情况就是当你需要这些器件高度匹配的时候,,也可以在四周都布满虚拟器件,防止在四边的过度腐蚀,以保证每个器件的周围环境都一致。其缺点就是这种方法会占用很大的面积,采用时应多多考虑实际项目的需要。匹配方法therealresistors,encasedbydummydevices,areprotectedfromover-etchingonallfoursides.schoolofphyebasicsoficlay22schoolofphyebasicsoficlayoutdesign23之四：共心commoncentroid把器件围绕一个公共的中心点放置称为共心布置，甚至把器件在一条直线上对称放置也可以看作共心技术。现有的集成工艺中,共心技术可以降低热梯度或工艺存在的线性梯度。热梯度是由芯片上面的一个发热点产生的,它会引起其周围的器件的电气特性发生变化。离发热点远的器件要比离发热点近的器件影响要小。共心技术使热的梯度影响在器件之间的分布比较均衡。匹配方法placementaroundacommoncentralpointschoolofphyebasicsoficlay23schoolofphyebasicsoficlayoutdesign24之四：共心–四方交叉crossquading四方交叉法是将需要匹配的两个器件一分为二,交叉放置,尤其适用于两个MOS器件。采用四方交叉法可以进一步发挥共心的技术优势。成对角线放置的两半必须总是形成一个通过中心点的单个器件才是真正的四方交叉，一个或者四个器件不能进行四方交叉。匹配方法Cross-quadingtechnique.Splitdevicesinhalfandplacecross-cornertoeachother.Onlyworksforexactlytwodevices.schoolofphyebasicsoficlay24schoolofphyebasicsoficlayoutdesign25之四：共心–四方交叉crossquading匹配方法metalandpolyinterconnectionsaremorecomplexschoolofphyebasicsoficlay25schoolofphyebasicsoficlayoutdesign26之四：共心–四方交叉crossquading匹配方法crosscouplingtiling(moresensitivetohigh-ordergradients)schoolofphyebasicsoficlay26schoolofphyebasicsoficlayoutdesign27之四：共心–四方交叉crossquading四方交叉里面包含了一种叫做经济型四方交叉,这一方案可以采用A-B-B-A的共心技术。可以保证导线的寄生参数一致。并且有良好的匹配、节省时间和空间。(P110)匹配方法schoolofphyebasicsoficlay27schoolofphyebasicsoficlayoutdesign28之四：共心–四方交叉crossquading下面再介绍一种四个需要匹配的电阻

(或其它器件)的设计方法,也同样是采用共心法原理。匹配方法Common-centroidlayoutoffourmatchedresistors(orelements)schoolofphyebasicsoficlay28schoolofphyebasicsoficlayoutdesign29之四：共心–四方交叉crossquadingCommonCentroidPatterns:匹配方法schoolofphyebasicsoficlay29schoolofphyebasicsoficlayoutdesign30之五：差分布线一致Matchedinterconnections:SpecificresistanceofmetallinesSpecificresistanceofpolyResistanceofmetal-contactResistanceofviaMinimizetheinterconnectionimpedanceAchievethesameimpedanceindifferentialpathsKeepshortthewidthoffingersforhighspeedapplications匹配方法IRdrop:V=IRschoolofphyebasicsoficlay30schoolofphyebasicsoficlayoutdesign31之五：差分布线一致MatchedMetalConnection:匹配方法schoolofphyebasicsoficlay31schoolofphyebasicsoficlayoutdesign32之五：差分布线一致

makedifferentiallogicidentical差分逻辑是AIC中常见的结构,是一种需要高度匹配的逻辑电路。真正要实现电路的匹配效果好,不但要保证器件的匹配,也要充分考虑信号线上面的相互匹配。无论是信号线的长度宽度还是产生的寄生参数都是我们必须认真考量的。匹配方法schoolofphyebasicsoficlay32schoolofphyebasicsoficlayoutdesign33之五：差分布线一致

makedifferentiallogicidentical差分对主要使VGS匹配，而电流镜主要使ID匹配。在差分逻辑中,具有高度匹配的路径长度和连线导线是关键,能合为一条线的连线就要合。我们经常在设计版图过程中发现其中的一条需要与另外一条匹配的信号线被其它的器件或连线挡住了,从而造成两条线路的长度不同,因此破坏了匹配的要求。通过波形分析我们也可以清晰的看到异样,所以我们要尽可能保证需要匹配的导线长度也要一致。（图5-23，P113）匹配方法schoolofphyebasicsoficlay33schoolofphyebasicsoficlayoutdesign34之五：差分布线一致

makedifferentiallogicidentical差分结构的电路，比如运放的输入管，画图的时候不管画得多对称，生产出来还是会有一些不匹配的。这种工艺上的不匹配可以通过电路上的设计来减小或避免。CHOP技术是一种方法。其思路是通过交替切换不同位置的MOS管充当相同的职能，使用得差分管轮换使用相同的管子。这样，工艺上造成的不匹配，对于被切换的支路来说都是公平的，能达到高精度的匹配效果。缺点是引入了切换时钟，增加了噪声来源，增加了布局复杂度，增加芯片面积。匹配方法schoolofphyebasicsoficlay34schoolofphyebasicsoficlayoutdesign35之六：器件宽度一致

matchdevicewidth.

采用大的器件

golarge!

电阻最小宽度5um，最小长度10um。

minimumresistorwidthis5microns.minimumresistorlengthis10microns.匹配方法schoolofphyebasicsoficlay35schoolofphyebasicsoficlayoutdesign36之六：采用大的器件

golarge!大多数情况下我们都会采用沟道长度较大的模拟器件,但与此同时也会带来另外一个问题,那就是寄生参数也会随之变大,通常我们会尽可能多打一些孔以减少电阻,还有一种方法就是将W/L较大的器件拆分成几个器件,再加入两个DUMMYPOLY,保证器件在光刻时的程度一致,如图所示:匹配方法需要匹配的镜像电流源的两器件及其版图schoolofphyebasicsoficlay36schoolofphyebasicsoficlayoutdesign37基本要求：电流成比例关系的MOS管，应使电流方向一致，版图中晶体管尽量同向，开关管可以忽略。配置dummy器件，使版图周边条件一致，结构更加对称。在处理匹配性要求高的对管（如差分输入对管）时，采用交叉对称的结构比较好。专题：