高速视频数字视频数据记录器的设计

高速视频数字视频数据记录器的设计

0图像事后存储及回传技术高速摄像机可以在特定段内捕获快速运动目标的瞬时变迁，这在军事和航空航天领域是广泛使用的。为了对目标实时图像进行精确的事后处理本文以XC3S1400ANFPGA芯片为主控单元与K9WBG08U1M及相关外围电路组成硬件存储系统,通过采用交错双平面页编程对FLASH进行写入操作和对坏块的高效管理实现了对摄像机输出的LVDS高速图像数据的实时存储、回传和转发。1图像记录存储摄像机输出的LVDS高速数字视频信号通过图像接口输入记录器,记录器在接收到经光耦隔离的“起飞”信号后,开始计时并完成NANDFLASH无效块管理和擦除等操作,为数据存储做准备。当“记录”命令到来时记录器按照图像数据接口时序接收图像数据并将数据编帧写入外部FIFO。记录器核心控制单元XC3S1400FPGA完成将外部FIFO数据写入FLASH的时序和逻辑控制,其中,对FIFO的访问采用半满即读方式。记录器具有回传和转发功能,记录器对图像数据的记录时间为25s,图像数据存储结束后,记录器自动将存储的数据回传至图像压缩器,测试设备对记录器存储数据的读取则是通过记录器转发接口实现的。系统功能如图1所示。2录像视频输出时序高速视频图像数据及控制信号由摄像机输出包括8路LVDS数据总线、1路LVDS垂直同步信号、1路LVDS水平同步信号和1路LVDS时钟。图像的分辨率为640×480,帧率为100fps。摄像机采用8位ADC,每像素转换成8bit,数据输出速率达30.72MB/s。视频图像输出时序如图2所示。其中Vsync为垂直同步信号,Hsync为行同步信号,二者为电平模式,高电平有效;CLK为像素同步时钟,摄像机在CLK的上升发送图像数据,记录器在CLK的下降沿接收数据。每个Vsync有效电平包含480个Hsync周期,每个Hsync有效电平包含640个CLK即640个图像数据位。3fpgai/o口LVDS是由美国NS公司提出的一种高速数据传输接口标准记录器与摄像机数据传输采用LVDS点到点模式,摄像机采用DS90LV031ALVDS驱动器发送数据和控制信号,记录器图像接口使用DS90LV032A作为接收器将LVDS电平转换为FPGAI/O口支持的CMOS/TTL电平。在接收器差分信号线间跨接一个100Ω的电阻,该电阻具有阻抗匹配和I-V变换双重功能,保证信号传输的质量和信号逻辑的正确。4存储电路原理目前高速、大容量数据存储常采用Flash作为存储介质。Flash存储器具有电可擦除、掉电后数据不丢失、可在线编程、存储密度高,兼有功耗低、成本低等优点存储电路原理如图3所示,该电路为独立的存储板,通过在装配时采取保护措施使该电路具备高抗过载能力,以便在着陆回收后该电路仍能正常工作。J1为存储板与主控板连接接口,主控板通过该接口对FLASH进行擦除、读写等操作。FLASH存储的图像数据在记录器着陆回收后被读数装置通过J2口读取。5fifo平均容量在高速数据采集、存储中,经常利用异步FIFO的同步特性来完成跨时钟域的数据交互。异步FIFO的读、写操作使用不同的时钟在本设计中,对FIFO的读操作采用半满即读的方式。FIFO写时钟与图像接口时钟同步为40MHz,而FIFO读时钟与FLASH写时钟反相同步为33MHz,在一个水平同步(Hsync)周期从图像接口流入FIFO的数据量为640字节,从FIFO读出的数据量为618.75字节。这样一个水平同步周期FIFO内累加的数据量为21.25字节。在最坏情况下(FIFO达到半满时对应垂直同步时钟的上升沿,整个垂直同步时钟高电平对应的480个水平同步周期的累加数据都流入FIFO),一个垂直同步(Vsync)周期内FIFO内部累加的数据量为10200字节。为保证FIFO不出现数据溢出的情况,FIFO的容量应不小于20400字节。这里选用CY7C4285V-15进行数据缓冲,它是一款64K×18bit高速数字FIFO,最高工作频率66.7MHz,可以满足本设计的要求。该FIFO电路中D0~D8/Q0~Q8为数据总线,D9~D17/Q9~Q17为备用总线。FIFO无需级联可将RL/RT、RXI、WXI接地,Vcc/SMODE下拉表示满、空标志为同步模式。6a将图像数据错误和丢失作为图像的存储模式摄像机输出的图像数据及控制信号通过图像接口进入记录器,摄像机在时钟上升沿发送数据,记录器在时钟下降沿接收数据并将数据写入外部FIFOCY7C4285V。记录器在接收图像数据过程中可能发生数据错误、丢失的情况,导致后续存储的图像数据发生错误。为此,需要对接收的图像数据进行编帧处理,并对图像数据在FLASH中的存储空间进行分配,将数据错误、丢失的影响限制在一帧数据内不会影响其他帧的数据。记录器每接收1帧图像(640×480字节)向该帧数据加入固定附加信息完成对图像数据的编帧。编帧后的图像数据帧格式如表1所示,FIFO输入/输出采用9位数据总线,低8位表示数据,最高位为标识位,最高位是‘1’则表示数据为图像数据,否则为附加信息。FLASH每页可存储4K字节数据,每帧图像数据大小为300K,需占用75页存储空间,另外将8字节的附加信息单独分配一页的存储空间,这样每帧数据需要占用76页的存储空间。其中,前75页为图像数据,第76页为附加信息。FLASH每一行有8个Block,每行可以完整地存储6帧图像数据。6帧图像存储完成后,跳到下一行继续对接下来的6帧图像进行存储,依此类推直到完成25s图像共2500帧数据的存储。FLASH编程操作有多种模式,考虑到图像接口的数据流为30.72MB/s,这里采用交错双平面操作对FLASH编程FLASH坏块是不能进行操作的在完成对图像数据编帧、存储空间分配、FLASH编程模式和坏块管理的设计后就可以对图像数据进行存储了,将图像数据写入FLASH的流程如图5所示。7上位机图像还原图像数据记录完成后,会在一定时间内通过回传接口按照规定的时序将数据回传给图像压缩器,除此之外,记录器还会响应转发接口的“读数请求”,将图像数据转发给测试设备。测试设备完成数据接收后,通过上位机软件对数据进行分析、校验和还原。图6所示为上位机图像还原窗口,此时播放的是“起飞”后56.623s的图像,它是“记录”指令发出后摄像机拍摄的第100帧图像。可以看到还原后的视频图像清晰准确,能够很好再现当时的情景。8图像数据存储本设计采用“FP