2023年大学试题(计算机科学)-计算机组成原理考试历年高频考点试题含答案

2023年大学试题(计算机科学)-计算机组成原理考试历年高频考点试题含答案（图片大小可自由调整）第1卷一.参考题库(共100题)1.某CRT显示器可显示64种ASCII字符，每帧可显示72字×24排；每个字符字形采用7×8点阵，即横向7点，字间间隔1点，纵向8点，排间间隔6点；帧频50Hz，采取逐行扫描方式。假设不考虑屏幕四边的失真问题，且行回扫和帧回扫均占扫描时间的20%，问：显存中存放的是哪种信息？2.以模型机组成为背景，试分析下面指令，写出指令的操作流程。NEG@（R6）+3.机器字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是（）。 A、AB、BC、CD、D4.考虑下面的函数，假设调用copy_array(a+1,a,999)的CPE为2，调用copy_array(a,a+1,999)的CPE为5，问调用copy_array(a,a,999)的CPE是多少？（）A、7B、5C、3D、25.总线的分类有哪些？6.什么叫指令地址？什么叫形式地址？什么叫有效地址？7.ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？8.如何理解计算机的层次结构？9.某机字长32位，主存容量为256M字节，按字编址。主存的寻址范围为（）。 A、AB、BC、CD、D10.说明存取周期和存取时间的区别。11.将指令Cache和数据Cache分开又有什么好处？12.什么是总线？它有什么用途？试举例说明。13.某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288字节，最小磁道直径为230mm，共有275道，求：平均等待时间为多少？14.已知某DRAM芯片的内部结构为128×128，存取周期为1us。试分析： （1）若采用集中式刷新方式，刷新时间间隔为1ms，则读写时间和刷新时间分为多少个周期？死区占多少时间？ （2）若采用分散式刷新方式，则相邻两行之间的刷新间隔是多少？15.写出1100、1101、1110、1111对应的汉明码。16.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？17.简述处理机执行程序的过程。18.设主存容量为1MB，采用直接映射方式的Cache容量为16KB，块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？19.假设int占4个字节，grid从存储器地址0开始，高速缓存开始时是空的，唯一的存储器访问是对数组grid的元素的访问，变量i、j、total_x和total_y存放在寄存器中。试确定下列代码的高速缓存的读总数和不命中率分别是多少？（）A、256，25%B、256，50%C、512，25%D、512，50%20.假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（）。 A、AB、BC、CD、D21.什么是微命令和微操作？什么是微指令？微程序和机器指令有何关系？微程序和程序之间有何关系？22.设有浮点数x=23×（+11/16），y＝24×（-13/16），阶码用4位（含一位符号位）补码表示，尾数用5位（含一位符号位）补码表示，求真值x/y=？要求 （1）写出x，y的浮点数表示， （2）用补码加减交替法完成尾数除法运算。23.设某机字长为32位，CPU有32个32位通用寄存器，有8种寻址方式包括直接寻址，间接寻址、立即寻址、变址寻址等，采用R—S型单字长指令格式。共有120条指令，试问：若采用间接寻址，则可寻址的最大存储空间为多少？如果采用变址寻址呢？24.简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？25.什么是中断？外部设备如何才能产生中断？26.已知：x=+113，y=-110，设机器字长为8位（最高位为符号位，且为1位符号位）， 求： ①[x]原，[x]反，[x]补； ②[y]原，[y]反，[y]补； ③采用补码运算，求x+y的值是多少？（用二进制表示）27.试推导磁盘存储器读写一块信息所需总时间的公式。28.CPU的地址总线16根（A15-A0，A0是低位），双向数据总线16根（D15-D0），控制总线中与主存有关的信号有/MREQ（允许访存，低电平有效），R/W（高电平读命令，低电平写命令）。主存地址空间分配如下：0～8191为系统程序区，由EPROM芯片组成，从8192起一共32k地址空间为用户程序区，最后（最大地址）4k地址空间为系统程序工作区。上述地址为10进制，按字编址。现有如下芯片： 请从上述芯片中选择芯片设计该计算机主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及译码器）。29.某机器的总线结构如图所示。设计“ADDR（R2），R1”的指令周期流程图。该指令的含义是进行求和操作，R1+（R2）—>R1，一个源操作数在R1中，另一个源操作数的地址在R2中，运算结果送到R1中。 30.已知X=+122，Y=-122，求X与Y的原码，反码和补码。31.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？32.N位定点整数（有符号）表示的最大值是（）。 A、AB、BC、CD、D33.有两个浮点数x=2(+01)2*（-0.111）2Y=2(+01)2*(+0.101)2，设阶码2位，阶符1位，数符1位，尾数3位，用补码运算规则计算x-y的值。34.画一个具有双向传输功能的总线逻辑图。35.某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288字节，最小磁道直径为230mm，共有275道，求：磁盘数据传输率是多少？36.设主存容量为256K字，Cache容量为2K字，块长为4。在全相联映射方式下，设计主存地址格式。37.写出设计组合逻辑控制器的基本步骤。38.试述组合逻辑控制器与微程序控制器的组成差别？39.在IEEE浮点标准中，单精度浮点数值 表示的是特殊值（）。A、‒∞B、∞C、0D、NaN40.设主存容量为256K字，Cache容量为2K字，块长为4。在四路组相联映射方式下，设计主存地址格式。41.简述指令系统的分类。42.PCI总线中三种桥的名称是什么？桥的功能是什么？43.在中断系统中INTR、INT、EINT三个触发器各有何作用？44.请判断下面的叙述中，哪些是正确的？ （1）半导体ROM是一种非易失性存储器。 （2）半导体存储器是非永久性存储器，断电时不能保存信息。 （3）同SRAM相比，由于DRAM需要刷新，所以功耗大。 （4）由于DRAM靠电容存储电荷，所以需要定期刷新。 （5）双极型RAM不仅存取速度快，而且集成度高。 （6）目前常用的EPROM是用浮动栅雪崩注入型MOS管构成，称为FAMOS型EPROM，该类型的EPROM出厂时存储的全是“1”。45.试从五个方面说明程序中断方式和DMA方式有何区别？46.简述数值数据的三要素？47.将二进制数-0.0101101用规格化浮点数格式表示。格式要求：阶码4位，含1位符号位；尾数8位，含1位符号位。阶码和尾数均用补码表示，阶码以2为底。48.假设下面的值存放在指定的存储器地址和寄存器中,则指令imull$16，(%eax，%edx,4)将更新的寄存器或存储器位置，以及得到的值分别为多少？（） A、0x100；0x100B、0x104；0XabC、0x10C；0x110D、0x108；0x1449.已知cache命中率H=0.98，主存存取时间是cache存取时间的4倍，已知主存存取周期为200ns，求cache/主存的效率和平均访问时间。50.说明中断向量地址和入口地址的区别和联系。51.什么是总线的数据传输率，它与哪些因素有关？52.PCI总线的主要性能和特点？53.将十进制数-10.625转换为IEEE754单精度浮点数，最后结果用十六进制表示。54.指令格式如下图所示，机器字长为16位，其中OP为操作码字段，Ms和Md分别为寻址方式，Rs和Rd为通用寄存器，Ms和Rs组成了源操作数，Md和Rd组成了目的操作数。 请分析： （1）指令格式是何种指令格式？ （2）请解释说明，该指令可以指定多少种操作？ （3）若源操作数和目的操作数各有8种寻址方式，则该系统可以具有多少个通用寄存器？55.对于次数N，下面这段代码执行了多少次加法和多少次乘法？（）A、N，NB、2N，2NC、N，2ND、2N，N56.简述DMA及其优点。57.简述计算机的硬件组成。58.冯•诺依曼计算机的特点是什么？59.简述在计算机系统中，数据主要包括？数值数据的特点是？非数值数据的特点是？60.CPU响应中断应具备哪些条件？画出中断处理过程流程图。61.以模型机组成为背景，试分析下面指令，写出指令的操作流程。DECX（R6）62.什么情况下需要总线仲裁？总线仲裁的目的是什么？有哪几种常用的仲裁方式？各有什么特点？63.什么是I/O接口，与端口有何区别？为什么要设置I/O接口？I/O接口如何分类？64.什么是指令周期？指令周期是否有一个固定值？为什么？65.微指令编码有哪几种常用方式？在分段编码方法中，分段的原则是什么？66.试从下面七个方面比较程序查询、程序中断和DMA三种方式的综合性能。 （1）数据传送依赖软件还是硬件。 （2）传送数据的基本*单位。 （3）并行性。 （4）主动性。 （5）传输速度。 （6）经济性。 （7）应用对象。67.已知：x=+126，y=-120，设机器字长为8bit。 68.磁盘组有6片磁盘，最外两侧盘面可以记录，存储区域内径22cm，外径33cm，道密度为40道/cm，内层密度为400位/cm，转速3600转/分，问：共有多少柱面？69.试比较同步通信和异步通信。70.什么是“码距”？数据校验与码距有什么关系？71.设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送。72.某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？73.CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存为250ns，求Cache/主存系统的效率和平均访问时间。74.假设某设备向CPU传送信息的最高频率是40000次/秒，而相应的中断处理程序其执行时间为40μs，试问该外设是否可用程序中断方式与主机交换信息，为什么？75.控制器的基本功能是什么？它由哪些基本*部件组成？各部件作用是什么？76.某外设通过RS-232串行口与主机相连，采用异步通信方式。若传输速率1200波特，1位起始位、2未终止位、1位奇偶位、8位数据位。传输一个字节需要时间为多少？77.简单了解硬连线控制器。78.某机有五个中断源，按中断响应的优先顺序由高到低为L0，L1，L2，L3，L4，现要求优先顺序改为L1，L3，L0，L4，L2，写出各中断源的屏蔽字。79.何谓微命令、微操作、微指令、微周期？80.什么叫系统的并行性？粗粒度并行和细粒度并行有何区别？81.某机器字长16位，采用单字长指令，每个地址码6位。试采用操作码扩展技术，设计14条二地址指令，80条一地址指令，60条零地址指令。请给出指令编码示意图。82.某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。83.利用1M×8位的SRAM芯片，设计一个1M×16位的存储器，画出地址总线、数据总线、控制总线（片选CS#、访存允许E#、读写命令R/W#）的连接图。数据总线、地址总线均用双线表示，标注其宽度。84.计算机的硬件是由哪些部件组成的？它们各有哪些功能？85.以模型机组成为背景，试分析下面指令，写出指令的操作流程。ADD（R2）+，R386.键盘属于什么设备？它有哪些类型？如何消除键开关的抖动？简述非编码键盘查询键位置码的过程。87.某半导体存储器容量16K×8，可选SRAM芯片的容量为4K×4；地址总线A15～A0（低），双向数据总线D7～D0（低），由R／W线控制读／写。请写出地址分配、片选逻辑。88.请用代数化简法将下列各逻辑表达式化成最简式。 89.一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位90.考虑下面这个函数，对于标记为Productcomputation的行，用括号创建该计算的一种组合为r=r*((x*y)*z).假设在一台双精度乘法延迟为5个时钟周期的机器上运行这些函数。根据惩罚的数据相关，下列哪个是该组合CPE的下界？（）A、5B、3.33C、1.67D、191.设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计： 设计一个电路，实现下列操作： T0时刻完成D→总线； T1时刻完成总线→A； T2时刻完成A→总线； T3时刻完成总线→B。92.什么是高速缓冲存储器？它与主存是什么关系？其基本工作过程如何？93.什么是存储容量？什么是单元地址？什么是数据字，什么是指令字？94.寄存器间接寻址与直接寻址的具体寻址过程如何进行？95.一个组相连映射的CACHE由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和高速存储器的地址各为几位？画出主存地址格式。96.设主存容量为256K字，Cache容量为2K字，块长为4。在直接映射方式下，设计主存地址格式。97.什么是中断向量？中断向量如何形成？向量中断和非向量中断有何差异？98.某机有五个中断源，按中断响应的优先顺序由高到低为L0，L1，L2，L3，L4，现要求优先顺序改为L3，L1，L4，L0，L2，写出各中断源的屏蔽字。99.静态MOS存储器与动态MOS存储器存储信息的原理有何不同？为什么动态MOS存储器需要刷新？一般有哪几种刷新方式？100.磁盘组有6片磁盘，最外两侧盘面可以记录，存储区域内径22cm，外径33cm，道密度为40道/cm，内层密度为400位/cm，转速3600转/分，问：盘组总存储容量是多少？第1卷参考答案一.参考题库1.正确答案: 显存中存放的是ASCII码信息。2.正确答案: 3.正确答案:C4.正确答案:D5.正确答案: 总线按功能和规范可分为三大类型： （1）片总线（Chip Bus， C-Bus）又称元件级总线，是把各种不同的芯片连接在一起构成特定功能模块（如CPU模块）的信息传输通路。 （2）内总线（Internal Bus， I-Bus）又称系统总线或板级总线，是微机系统中各插件（模块）之间的信息传输通路。例如CPU模块和存储器模块或I/O接口模块之间的传输通路。 （3） 外总线（External Bus， E-Bus）又称通信总线，是微机系统之间或微机系统与其他系统（仪器、仪表、控制装臵等）之间信息传输的通路，如EIA RS-232C、IEEE-488等。6.正确答案: 指令地址：指令所在内存单元的地址。 形式地址：指令中地址字段给出的操作数地址信息。 在不同的寻址方式中，指令中地址字段给出的操作数地址信息，不一定就是操作数所在的实际内存地址，因此将指令中给出的地址称为形式地址。 有效地址：也称为实际地址，是CPU实际访问的主存单元的地址。形式地址需要经过一定的运算才能得到操作数的有效地址。7.正确答案: 不合理。 指令最好半字长或单字长，设16位比较合适。一个字符的ASCII是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另22位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。8.正确答案: 计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。 （1）硬件系统是最内层的，它是整个计算机系统的基础和核心。 （2）系统软件在硬件之外，为用户提供一个基本操作界面。 （3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。 通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。9.正确答案:A10.正确答案: 存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期=存取时间+恢复时间11.正确答案: 将指令Cache和数据Cache分开有如下好处： （1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成。 （2）指令Cache可用ROM实现，以提高指令存取的可靠性。 （3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。12.正确答案: 总线是连接两个或多个功能部件的一组共享的信息传输线。 用途：实现部件之间的信息传输。如ISA、PCI、AGP等总线。13.正确答案: 平均等待时间=1/2*60/3000=0.01s=10ms14.正确答案:15.正确答案: 有效信息均为n=4位，假设有效信息用b4b3b2b1表示 校验位位数k=3位，（2k>=n+k+1） 设校验位分别为c1、c2、c3，则汉明码共4+3=7位，即：c1c2b4c3b3b2b1 校验位在汉明码中分别处于第1、2、4位 c1=b4⊕b3⊕b1 c2=b4⊕b2⊕b1 c3=b3⊕b2⊕b1 当有效信息为1100时，c3c2c1=110，汉明码为0111100。 当有效信息为1101时，c3c2c1=001，汉明码为1010101。 当有效信息为1110时，c3c2c1=000，汉明码为0010110。 当有效信息为1111时，c3c2c1=111，汉明码为1111111。16.正确答案: 计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。 计算机硬件——计算机的物理实体。 计算机软件——计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。17.正确答案: 处理机执行程序过程涉及输入-输出操作、主存-辅存的信息交换，这些都要经过输入、输出接口部件。处理机与外界的这种信息交换有三种方式。 ①中断方式：即程序I／O。每传送一个位组（如一个字或字节）产生一次中断，由CPU执行相应的中断程序完成。这种方式主要用于慢速输入-输出设备。 ②直接存储器存取（DMA）方式：在硬件线路控制下直接在快速输入-输出设备和主存之间完成一条输入－输出指令规定的信息量交换。 ③通道控制方式：各通道各有自己的通道程序，实现输入-输出指令规定的主存和输入-输出设备之间的信息交换。18.正确答案: 主存和Cache按字节编址， C.ache容量16KB=214B，地址共格式为14位，分为16KB/（4*32/8B）=210块，每块4*32/8=16B=24B，Cache地址格式为： 主存容量1MB=220B，地址共格式为20位，分为1MB/（4*32/8B）=216块，每块24B，采用直接映射方式，主存字块标记为20-14=6位，主存地址格式为： 主存地址为ABCDEH=10101011110011011110B，主存字块标记为101010，Cache字块地址为1111001101，字块内地址为1110，故该主存单元应映射到Cache的101010块的第1110字节，即第42块第14字节位置。或者在Cache的第11110011011110=3CDEH字节位置。19.正确答案:C20.正确答案:D21.正确答案: 微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。 微指令是若干个微命令的集合。 微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。 微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器中22.正确答案:（1）11/16=0.1011，故x的浮点数表示为001101011 -13/16=1.1101，故y的浮点数表示为010010011 （2）现依然用x和y表示其尾数，则x=0.1011，y=-0.1101，用补码加减交替法进行x/y的尾数运算如下： 1.微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。 2.快速缓冲存储器 答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。 23.正确答案: 间接寻址可寻址的最大存储空间为：232。变址寻址可寻址的最大存储空间为：232。24.正确答案: CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。适用场合分别为： 直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。 同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。 异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。25.正确答案: 中断是指：计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，CPU暂时中止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完毕后，CPU将自动返回原来的程序继续执行。 外部设备（中断源）准备就绪后会主动向CPU发出中断请求。通常由外设的完成信号将相应的中断请求触发器置成“1”状态，表示该中断源向CPU提出中断请求。26.正确答案:27.正确答案: 磁盘存储器读写一块信息所需总时间为 平均寻道时间+平均旋转等时间+一块数据的写入过程时间28.正确答案:29.正确答案:30.正确答案: X.原码=01111010，X反码=01111010，X补码=01111010。 Y.原码=11111010，Y反码=10000101，Y补码=10000110。31.正确答案: 采用分散刷新方式刷新间隔为：2ms，其中刷新死时间为：256×0.1μs=25.6μs 采用分散刷新方式刷新间隔为：256×（0.1μs+×0.1μs）=51.2μs 采用异步刷新方式刷新间隔为：2ms32.正确答案:B33.正确答案:34.正确答案: 在总线的两端分别配置三态门，就可以使总线具有双向传输功能。 35.正确答案: 磁盘数据传输率=12288B×3000转/分=12288B×50转/秒=614400B/s36.正确答案: 在全相联映射方式下，主存字块标记为18-2=16位，其地址格式如下： 37.正确答案: 组合逻辑控制器的设计方法是用大量的逻辑门电路，按一定的逻辑规则组合成一套逻辑网络来产生各机器指令的操作控制信号。其设计过程一般经历下列步骤： （1）根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序列。 （2）确定机器的状态周期，节拍和工作脉冲。根据指令的功能和器件的速度，确定指令执行过程中状态周期及周期的基本时间。 （3）列出每个控制信号的逻辑表达式。确定了每条指令在每一个状态周期中每一个节拍内所完成的操作时，也就得到了相应的操作控制信号的表达式。 所有的操作控制信号的逻辑表达式组成了一个复杂的逻辑网络。38.正确答案: 组合逻辑控制器采用组合逻辑技术实现，其微操作信号发生器是由门电路组成的复杂树形网络构成的。 微程序控制器采用存储逻辑实现，将微操作控制信号以编码字（即微指令）的形式存放在控制存储器中。执行指令时，通过依次读取一条条微指令，产生一组组操作控制信号，控制有关功能部件完成一组组微操作。 微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整，调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计。但是，由于它增加了一级控制存储器，所以指令的执行速度比组合逻辑控制器慢。39.正确答案:B40.正确答案: 根据四路组相联的条件，一组内共有4块，得Cache共分为512/4=128=27组， 主存字块标记为18-7-2=9位，主存地址格式设计如下： 41.正确答案: 1、数据传送指令。 2、算术运算指令。 3、逻辑运算指令。 4、程序控制指令。 5、输入输出指令。 6、字符串处理指令。 7、特权指令。 8、其他指令。42.正确答案: PCI总线上有HOST桥、PCI/LAGACY总线桥、PCI/PCI桥。 桥在PCI总线体系结构中起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按CPU的需要出现在总线上。由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。43.正确答案: INTR——中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号。 EINT——中断允许触发器，CPU中的中断总开关。当EINT=1时，表示允许中断（开中断），当EINT=0时，表示禁止中断（关中断）。其状态可由开、关中断等指令设置。 INT——中断标记触发器，控制器时序系统中周期状态分配电路的一部分，表示中断周期标记。当INT=1时，进入中断周期，执行中断隐指令的操作。44.正确答案: （1），（4），（6）是正确的。 （2），（3），（5）是错误的。45.正确答案:46.正确答案: 计数进位制；小数点位置；符号。47.正确答案: 首先规格化：-0.0101101=-0.101101*2-1=-0.1011010*2-1 尾数的补码：[-0.1011010]补=1.0100110 阶数的补码：[-1]补=[-001]补=1111 48.正确答案:C49.正确答案:50.正确答案: 中断向量地址和入口地址的区别： 向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。 中断向量地址和入口地址的联系： 中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。51.正确答案: 总线数据传输率即总线带宽，指单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量。 它与总线宽度和总线频率有关，总线宽度越宽，频率越快，数据传输率越高。52.正确答案: P.CI总线的主要性能： （1）支持10台外设； （2）总线时钟频率33.3MHz/66MHz； （3） 最大数据传输速率133MB/s； （4） 时钟同步方式； （5）与CPU 及时钟频率无关； （6）总线宽度32位（5V）/64 位（3.3V）； （7） 能自动识别外设。 P.CI总线的特点： （1）数据总线32位，可扩充到64位； （2）可进行突发（burst）式传输； （3）总线操作与处理器-存储器子系统操作并行； （4）总线时钟频率33MHZ或66MHZ，最高传输率可达528MB/S； （5）中央集中式总线仲裁； （6）全自动配臵、资源分配、PCI卡内有设备信息寄存器组为系统提供卡的信息，可实现即插即用（PNP）； （7）PCI总线规范独立于微处理器，通用性好； （8）PCI设备可以完全作为主控设备控制总线； （9）PCI总线引线：高密度接插件，分基本插座（32位）及扩充插座（64位）。53.正确答案:54.正确答案:55.正确答案:A56.正确答案: 直接内存访问（DMA），是一种完全由硬件执行I/O交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行。 DMA方式的主要优点是速度快，能满足高速I/O设备的要求，也有利于CPU效率的发挥。57.正确答案: 运算器：用来完成各种运算，是计算机的主体。 控制器：全机的指挥中心。 存储器：是用来存储信息的部件。 输入设备：是用来完成输入功能的部件。 输出设备：是用来完成输出功能的部件。58.正确答案: 冯氏计算机的特点是： 由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同一形式（二进制形式）存于存储器中； 指令由操作码、地址码两大部分组成； 指令在存储器中顺序存放，通常自动顺序取出执行； 以运算器为中心（原始冯氏机）。59.正确答案: 数据主要包括数值数据和非数值数据。 数值数据的特点是有数的大小，可以在数轴找到依对应点。 非数值数据的特点是无数量的大小，它仅仅是表示某个物理量的编码。60.正确答案:条件： （1）在CPU中的中断屏蔽触发器IM必须是开放的。 （2）外设有中断请求时，中断请求触发器IR必须处于“1”状态，保持中断请求信号。 （3）外设接口中中断允许触发器EI必须为“1”，这样才能把外设中断请求送至CPU。 （4）当上述三个条件具备时，CPU在现行指令结束的最后一个机器周期响应中断。 61.正确答案: 62.正确答案: 当多个设备同时要求使用总线时需要总线仲裁； 总线仲裁的目的决定哪个主控设备优先使用总线。 有集中控制方式和分布控制方式。 集中控制方式是在系统中设置一个独立的硬件设备—总线控制器来分配总线时间。集中仲裁又可以分为菊花链查询方式、计数器定时查询方式和独立总线请求访问仲裁方式。分布控制方式没有总线控制器，每个设备都包含访问控制逻辑，这些模块共同作用分享总线。63.正确答案: IO接口一般指CPU和I/O设备间的连接部件，而端口是指I/O接口内CPU能够访问的寄存器，端口加上相应的控制逻辑即构成I/O接口。 IO接口分类方法很多，主要有： （1）按数据传送方式分有并行接口和串行接口两种； （2）按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种。64.正确答案: 指令周期是指取出并执行完一条指令所需的时间。 由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。65.正确答案: 微指令编码的常用方式有：直接控制法、最短编码法、字段直接编码法、字段间接编码法等。 分段编码方法也称字段直接编码法，其分段的原则是： ①把互斥的微命令（即不允许同时出现的微命令）划分在同一字段内，相容的（即允许同时出现）微命令划分在不同字段内。 ②字段的划分应与数据通路结构相适应。 ③一般每个子字段应留出一个状态，表示本字段不发任何微命令。 ④每个子字段所定义的微命令数不宜大多，否则将使微命令译码复杂。66.正确答案: 比较如下： （1）程序查询、程序中断方式的数据传送主要依赖软件，DMA主要依赖硬件。（注意：这里指主要的趋势） （2）程序查询、程序中断传送数据的基本*单位为字或字节，DMA为数据块。 （3）程序查询方式传送时，CPU与I/O设备串行工作；程序中断方式时，CPU与I/O设备并行工作，现行程序与I/O传送串行进行；DMA方式时，CPU与I/O设备并行工作，现行程序与I/O传送并行进行。 （4）程序查询方式时，CPU主动查询I/O设备状态；程序中断及DMA方式时，CPU被动接受I/O中断请求或DMA请求。 （5）程序中断方式由于软件额外开销时间比较大，因此传输速度最慢；程序查询方式软件额外开销时间基本没有，因此传输速度比中断快；DMA方式基本由硬件实现传送，因此速度最快； 注意：程序中断方式虽然CPU运行效率比程序查询高，但传输速度却比程序查询慢。 （6）程序查询接口硬件结构最简单，因此最经济；程序中断接口硬件结构稍微复杂一些，因此较经济；DMA控制器硬件结构最复杂，因此成本最高； （7）程序中断方式适用于中、低速设备的I/O交换；程序查询方式适用于中、低速实时处理过程；DMA方式适用于高速设备的I/O交换；67.正确答案:68.正确答案: 有效存储区域=（33-22）/2=5.5cm 柱面数=40道/cm×5.5=220道69.正确答案: 同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。 异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。70.正确答案: 码距是指在一组编码中任何两个编码之间最小的距离。 数据校验码的校验位越多，码距越大，编码的检错和纠错能力越强。 记码距为d，码距与校验码的检错和纠错能力的关系是： D.e＋1可检验e个错。 D.2t＋1可纠正t个错。 D.e＋t＋1且e＞t，可检e个错并能纠正t个错。71.正确答案: 由T打开三态门将D寄存器中的内容送至总线bus，由cp脉冲同时将总线上的数据打入到A、B、C寄存器中。T和cp的时间关系如图所示。 72.正确答案: a.确定地址的位数:18位 因为地址总线是18位 b.确定块内偏移：2位块的大小：8字节。 因为存储器地址是按“字”编址（即一个地址管理一个字），“字”是16位=2字节。所以，块的大小为8B/2=4字=22字，块内偏移为2位。 c.确定组索引位数：8位 Cache的容量：8K*16bit=217bit=214B 块的大小（即行的大小）：8B=23B 则，行数=Cache的容量/块的大小=214/23=29 因为“采用2路组相联映象”，所以，组数=行数/2=29/2=28，组索引需要8位。 d.确定标记位数：8位 标记位数=18-组索引位数-块内偏移位数=18-8-2=8位 e.462EH映射到哪一组？ 主存地址462EH＝0100011000101110划分为： 组索引号为：“10001011Ｂ”＝”139”组73.正确答案: Cache的命中率=1900/（1900+100）=0.95； 主存慢于Cache的倍率r=250/50=5； Cache/主存系统的效率e=1/（r+（1-r）h）= 1/（5+（1-5）* 0.95）=83.3%； 平均存取时间 t=50/e=60ns。74.正确答案: 该设备向CPU传送信息的时间间隔=1/40000=0.025×10-3=25μs<40μs 则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。75.正确答案: 控制器的主要任务是：根据不同的指令、不同的状态条件，在不同的时间，产生不同的控制信号，控制计算机的各部件自动、协调地进行工作。 其基本功能包括： 1.控制指令的正确执行。 2.控制程序和教据的输入及结果的输出。 3.异常情况和特殊请求的处理。 控制器的基本*部件包括： 1.指令部件：用于完成取指令和分析指令。 2.时序控制部件：用于产生一系列时序信号，为各个微操作定时，以保证各个微操作的执行顺序。 3.微操作控制信号形成部件：根据指令部件提供的操作控制电位、时序部件所提供的各种时序信号，以及有关的状态条件，产生机器所需要的各种微操作控制信号。 4.中断控制逻辑：用于实现对异常情况和特殊请求的处理。 5.程序状态寄存器PSR：用于存放程序的工作状态（如管态、目态等）和指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出等），表明系统的基本工作状态。 6.控制台：用于实现人与机器之间的通信联系，如启动或停止机器的运行、监视程序运行过程、对程序进行必要的修改或干预等。76.正确答案: 传输一个字节实际传输了12位。传输速率1200波特时每秒实际传输1200/12=100字节/S 传输一个字节需要时间=1/100=0.01S77.正确答案: 硬连线控制器，是由基本逻辑电路组成的，对指令中的操作码进行译码， 并产生相应的时序控制信号的部件，又称组合逻辑控制器。 硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成（参见“中 央处理器”条目中的控制器部分）。其中操作控制部件用来产生各种操作控制命令，它根据指令要求和指令流程，按照一定顺序发出各种控制命令。操作控制部件的输人信号有：指令译码器的输出信号、时序信号和运算结果标志状态信号等。设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式，可采用由基本逻辑电路（与门、或门、与非门等）组成的逻辑网络来实现。也可采用可编程逻辑器件PLD来实现。PLD的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应，为设计组合逻辑控制器提供了一种理想器件。80年代出现的通用阵列逻辑电路具有与可编程逻辑器件PLD类似的结构，它不但可编程并且是可擦除的，为设计提供了更大的灵活性。 组合逻辑控制器的最大优点是速度快。但因其 线路复杂而且不规整，不便于调试、维护、修改，也不便于仿真不同的机器的指令集。78.正确答案:79.正确答案: （1）微命令：微命令是构成控制信号序列的最小单位。通常是指那些直接作用于部件或控制门电路的控制命令。 （2）微操作：由微命令控制实现的最基本的操作称为微操作。 （3）微指令：以产生一组微命令，控制完成一组微操作的二进制编码字称为微指令。微指令存放在控制存储器中。一条微指令通常控制实现数据通路中的一步操作过程。 （4）微程序：一系列微指令的有序集合称为微程序。若干条有序的微指令构成的微程序，可以实现相应的一条机器指令的功能。80.正确答案: 所谓并行性包含同时性和并发性。同时性是指两个或两个以上的事件在同一时刻发生，并发性是指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在相互重叠，就存在并行性。 并行性又分为粗粒度并行和细粒度并行两类。粗粒度并行是指在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般用算法实现。细粒度并行是指在处理机的指令级和操作级的并行性。81.正确答案: 说明：答案不唯一。82.正确答案:A.ROM的地址范围 地址为18位，按字（16位）寻址。 R.OM的大小是8K*16bit=213字，则地址数是213个（2000H）。 R.OM处于主存的最高端，地址范围（按十六进制计算）：X~3FFFF 3FFFF－X=地址数－1，X＝40000－地址数，40000－2000＝3E000 所以，地址范围是3E000~3FFFF B.SRAM的地址范围 S.RAM的大小是128K*16位＝217字，则地址数是217个（20000H） S.RAM处于主存的最低端，地址范围（按十六进制计算）：00000~Y Y.00000＝地址数－1，Y＝20000－1＝1FFFF。 所以，地址范围是00000~1FFFF C.SRAM的片数 片数＝总容量/片大小//单位统一，采用“位” 片数＝（128K*16）/（16K*8）=（217*24）/（214*23）=221/217=24=16 d.使用3：8译码器实现 使用4：16译码器实现83.正确答案:84.正确答案: 计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本*