2021年度专科数字逻辑复习题库及答案

专科《数字逻辑》复习题库及答案

•、选取题

I.和二进制数（.001）等值十六进制数学是（）。

A.337.2B.637.2C.1467.1D.c37.4

2.是8421BCD码是()A.1010B.0101C.1100D.1111

3.和二进制码1100相应格雷码是（)A.0011B.1100C.1010D.0101

4.和逻辑式X+A8C相等式子是（)A.ABCB.1+BCC.AD.~A+BC

5.若干个具备三态输出电路输出端接到一点工作时，必要保证（）

A.任何时候最多只能有一种电路处在三态，别的应处在工作态。

B.任何时候最多只能有一种电路处在工作态，别的应处在三态。

C.任何时候至少要有两个或三个以上电路处在工作态。

D.以上说法都不对的。

6.A+B+C+A+AB=()A.AB.AC.1D.A+B+C

7.下列等式不成立是()

A.A+A8=A+8B.(A+B)(A+C)=A+BC

C.AB+AC+BC=AB+BCD.A8+A8+A8+A8=1

8.F(AB,C)=^ljF=()

A.ABCB.A+B+CC.A+B+CD.ABC

9.欲对全班53个同窗以二进制代码编码表达，至少需要二进制位数是（）

A.5B.6C.10D.53

10.一块数据选取器有三个地址输入端，则它数据输入端应有（）»

A.3B.6C.8D.1

11.或非门构成基本RS触发器，输入端SR约束条件是（）

A.SR=0B.SR=1C.M+A=lD.M+A=O

12.在同步方式下，JK触发器现态Qn=0,要使Q/i=l,则应使（）。

A.J=K=0B.J=0,K=1C.J=l,K=XD.J=0,K=X

13.一种T触发器，在T=1时，来一种时钟脉冲后，则触发器（）。

A.保持原态B.置0C.置1D.翻转

14.在CP作用下，欲使D触发器具备小"=0'功能，其D端应接（）

A.1B.0C.Q"D.Q"

15.一片四位二进制译码器，它输出函数有（）

A.1个B.8个C.10个D.16个

16.比较两个两位二进制数人=人人和8=8艮，当A>B时输出F=l,则F表达式是（）。

7

A.F=A{B,B.Z=A14+8]+Bo

77

C.T=A[B]+A㊉AB°D,T=48]+&+Bo

17.相似计数模异步计数器和同步计数器相比，普通状况下（）

A.驱动方程简朴B.使用触发器个数少

C.工作速度快D.以上说法都不对

18.测得某逻辑门输入A、B和输出F波形如下图，则F（A,B）表达式是（）

A.F=ABB.F=A+BC.E=A㊉6D.F=AB

19.Moore和Mealy型时序电路本质区别是（）

A.没有输入变量B.当时输出只和当时电路状态关于，和当时输入无关

C.没有输出变量D.当时输出只和当时输入关于，和当时电路状态无关

20.n级触发器构成环形计数器，其有效循环状态数为（）

A./、B.2n个C.2"-l个D.2"个

21.ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。

A.10B.102C.2WD.10'

22.74LS160十进制计数器它具有触发器个数是（）

A.1个B.2个C.4个D.6个

23.组合型PLA是由（）构成

A.与门阵列和或门阵列B.一种计数器C.一种或阵列D.一种寄存器

24.TTL与非门多余脚悬空等效于（）。

A.1B.0C.VccD.Vee

25.设计一种8421码加1计数器，至少需要（）触发器

A.3个B.4个C.6个D.10个

26.如下哪一条不是消除竞争冒险办法（）

A.接入滤波电路B.运用触发器C.加入选通脉冲D.修改逻辑设计

27.主从触发器触发方式是（）

A.CP=1B.CP上升沿C.CP下降沿D.分两次解决

28.下列说法中，（）不是逻辑函数表达办法。

A.真值表和逻辑表达式

B.卡诺图和逻辑图

C.波形图和状态图

29.已知某触发器特性所示（触发器输入用A、B……表达）。请选取与具备相似功能逻辑表达式是（）。

A.Qn+'=AQ"+BQ'

B.Q"+'=AQ"+BQ"

C.Q"+]=AQ"+BQ"

ABQnH说明

00Qn保持

010置0

101置1

11Q"翻转

30.用ROM实现四位二进制码到四位循环码转换，规定存储器容量为（）。

A.8B.16C.32D.64

31.下列信号中，（）是数字信号。

A.交流电压B.开关状态C.交通灯状态D.无线电载波

32.余3码10001000相应2421码为（）

A.01010101B.10000101C.10111011D.11101011

33.若逻辑函数MA及c）=Z"l,2,3,6）,G（AB,c）=^m（o,2,3,4,5,7），则F和G相与成果为（）

A.m2+B.1C.ABD.0

34.为实现D触发器转换为T触发器，图所示虚线框内应是（）

A.或非门B.与非门C.异或门D.同或门

35.完全拟定原始状态表中五个状态A、B、C、D、E,若有等效对A和B,B和D,C和E,则最简状态表中只

含（）个状态

下列触发器中，没法约束条件是（

A.时钟R—S触发器B.基本R-S触发器

C.主从/一K触发器D.边沿D触发器

37.组合逻辑电路输出与输入关系可用（）描述

A.真值表B.状态表C.状态图D.逻辑表达式

38.实现两个4位二进制数相乘组合电路，其输入输出端个数应为（）

A.4入4出B.8入8出C.8入4出D.8入5出

39.组合逻辑电路中险象是由于（）引起

A.电路未达到最简B.电路有各种输出

C.电路中时延D.逻辑门类型不同

40.设计一种五位二进制码奇偶位发生器，需要（）个异或门

A.2B.3C.4D.5

41.下列触发器中，（）不可作为同步时序逻辑电路存储元件。

A.基本R-S触发器B.D触发器

C.J-K触发器D.T触发器

42.构造一种模10同步计数器，需要（）触发器

A.3个B.4个C.5个D.10个

43.实现同一功能Mealy型同步时序电路比Moore型同步时序电路所需要（）

A.状态数目更多B.状态数目更少C.触发器更多D.触发器一定更少

44.同步时序电路设计中，状态编码采用相邻编码法目是（）

A.减少电路中触发器B.提高电路速度

C.提高电路可靠性D.减少电路中逻辑门

45.脉冲异步时序逻辑电路输入信号可以是（）

A.模仿信号B.电平信号

C.脉冲信号D.时钟脉冲信号

46.电平异步时序逻辑电路不容许两个或两个以上输入信号（）

A.同步为0B.同步为1

C.同步变化D.同步浮现

47.脉冲异步时序逻辑电路中存储元件可以采用（）

A.时钟控制RS触发器B.D触发器

C.基本RS触发器D.JK触发器

48.八路数据选取器应有（）个选取控制器

A.2B.3C.6D.8

49.移位寄存器T1194工作在并行数据输入方式时，MAMB取值为（）

A.00B.01C.10D.U

50.半导体存储器（）内容在掉电后会丢失

A.MROMB.RAMC.EPROMD.E2PROM

51.EPROM是指（）

A.随机读写存储器B.只读存储器

C.可擦可编程只读存储器D.电可擦可编程只读存储器

52.用PLA进行逻辑设计时,应将逻辑函数表达式变换成（）

A.异或表达式B.与非表达式

C.最简“与一或”表达式D.原则“或一与”表达式

53.补码1.1000真值为（）

A.+1.I000B.-1.1000C.-0.I000D.-0.000I

54.下列哪个函数与逻辑函数F=A0B不等（）

A.F^AB+ABB.F^^B+AB

C.尸=芯8D.F=A㊉3㊉1

55.PROM、PLA、和PAL三种可编程器件中，（）是不能编程

A.PROM或门阵列B.PAL与门阵列

C.PLA与门阵列和或门阵列D.PROM与门阵列

56.下列中规模通用集成电路中，（）属于组合逻辑电路

A.4位计数器T4193B.4位并行加法器T693

C.4位寄存器T1194D.4位数据选取器T58O

57.数字系统中，采用（）可以将减法运算转化为加法运算

A.原码B.补码C.Gray码D.反码

58.十进制数555余3码为（）

A.B.

C.D.

59.下列逻辑门中，（）不属于通用逻辑门

A.与非门B.或非门C.或门D.与或非门

60.n个变量构成最小项g和最大项Mi之间，满足关系（）

A.m（.=MtB.mt-

C.ntj+Mi=1D.mi-M:=1

参照答案如下：1-5ABCDB6-10CCCBC11-15ACDDD16-20CACBA21-25CCAAB26-30BDCCD31-35

（BC）C（AC）DA36-40（CD）（AD）BCC41-45ABBD（CD）46-50C（ABCD）BDB51-55CCCAD56-60（BD）

（BD）CC（BC）

二、填空题

1.（496）8421码为。

2.补码只有（一）种零表达形式。

3.逻辑变量反映逻辑状态变化，逻辑变量仅能取值（“0”或“1”）。

4.如果A,B中只要有一种为1,则F为1；仅当A,B均为0时，F才为0。该逻辑关系可用式子（F=A+B）

表达。

5.在非逻辑中，若A为0,则F为1；反之，（若A为1,则F为0）。

6.基本逻辑关系有（与、或、非）三种。

7.逻辑表达式是由（逻辑变量和“或”、“与”、“非”3种运算符）所构成式子。

8.逻辑函数表达式有（“积之和”表达式与“和之积”表达式）两种基本形式。

9.如果一种函数完全由最小项所构成，那么这种函数表达式称为（原则“积之和”）表达式。

10.3个变量最多可以构成（8）个最小项。

11.n个变量所有最大项（“积”）恒等于0。

12.在同一逻辑问题中，下标相似最小项和最大项之间存在（互补）关系。

13.求一种函数表达式原则形式有两种办法，（一种是代数转换法，另一种是真值表转换法）。

14.最简逻辑电路原则是:（门数至少；门输入端数至少；门级数至少）。

15.逻辑函数化简三种办法，即（代数化简法、卡诺图化简法和列表化简法）。

16.（N）个变量卡诺图是一种由2n次方个方格构成图形。

17.一种逻辑函数可由图形中若干方格构成区域来表达，并且这些方格与包括在函数中各个（最小项）相相应。

18.一只四输入端或非门，使其输出为1输入变量取值组合有（1）种.

19.逻辑函数化简目是（简化电路构造，使系统成本下降。）。

20.常用化简办法有（代数法、卡诺图法和列表法）三种.

21.F=A+BC最小项为（m3,m4,m5,m6,m7）。

22.代数化简法是运用（逻辑代数公理和基本定理）对逻辑函数表达式进行化简。

23.所谓逻辑上相邻最小项是指这样两个乘积项，如果它们都包括（有n个变量，且这n个变量中仅有一种变量是不

同）,则称这两个乘积项是相邻。

24.化简多输出函数核心是（通过重复试探和比较充分运用各个输出函数间公共项）。

25.（代数化简法）和卡诺图化简法都可用来化简多输出函数。

26.对于两输入或非门而言，只有当为（A、B同步为0时）时输出为1。

27.组合逻辑电路在任意时刻稳定输出信号取决于（此时输入）«

28.全加器是一种实现（计算一位二进制数和电路）功能逻辑电路。

29.半加器是指两个（同位二进制数）相加。

30.组合逻辑电路由（门）电路构成。

31.组合逻辑电路设计过程与（分析）过程相反。

32.依照电路输出端是一种还是各种，普通将组合逻辑电路分为（单输出和多输出）两类。

33.设计多输出组合逻辑电路，只有充分考虑（各函数共享），才干使电路达到最简。

34.组合逻辑电路中输出与输入之间关系可以由（真值表、卡诺图、逻辑表达式等）来描述。

35.咱们普通将竞争分为：（临界竞争和非临界竞争）两种。

36.函数有（与或式或与式）两种原则表达式。

37.使F（A,B,C）=A+B+C为1输入组合有（7）个。

38.时序逻辑电路按其工作方式不同，又分为（同步时序逻辑电路）和（异步时序逻辑电路）»

39.同步时序电路一种重要构成某些是存储元件，它普通采用（触发器）构成。

40.当R=l,S=1时，基本RS触发器次态输出为（保持）。

41.JK触发器次态重要与（J,K,CP）因素关于。

42.D触发器次态重要与（D,CP）因素关于。

43.仅具备清0和置1功能触发器是（D触发器

44.仅具备“保持“和“翻转”功能触发器是（T触发器）。

45.延迟元件可以是（专用延迟元件）,也可以运用（带反馈组合电路自身内部延迟性能）。

46.普通来说，时序逻辑电路中所需触发器n与电路状态数N应满足如下关系式：（2n>=N）。

47.由于数字电路各种功能是通过（逻辑运算和逻辑判断）来实现，因此数字电路又称为数字逻辑电路或者

逻辑电路。

48.二进制数1101.1011转换为八进制为（15.54）«

49.十六进制数F6.A转换成八进制数为（64）。

50.常用机器数有：（原码、反码和补码）。

三、判断题

1.“0”补码只有一种形式。对的

2.奇偶校验码不但能发现错误，并且能纠正错误。错误

3.二进制数0.0011反码为0.1100。错误

4.逻辑代数中，若A・B=A+B,则有A=B。对的

5.依照反演规则，逻辑函数尸+反函数R=A+及C+万M+C错误

6.用卡诺图可判断出逻辑函数F（A,B,C,D）=BD+AD+CD+ACD与逻辑函数

G（A,B,C,D）=BD+CD+ACD+ABD互为反函数。对的

7.若函数F和函数G卡诺图相似，则函数U和函数G相等。错误

8.门电路带同类门数量多少称为门扇出数。对的

9.三态门有三种输出状态（即输出高电平、输出低电平和高阻状态），分别代表三种不同逻辑值。错误

10.触发器有两个稳定状态：。=1称为“1”状态，2=0称为“0”状态。错误

11.同一逻辑电路用正逻辑描述出逻辑功能和用负逻辑描述出逻辑功能应当一致。错误

12.对时钟控制触发器而言，时钟脉冲拟定触发器状态何时转换，输入信号拟定触发器状态如何转换。对的

13.采用主从式构造，或者增长维持阻塞功能，都可解决触发器“空翻”现象。对的

14.设计包括无关条件组合逻辑电路时，运用无关最小项随意性有助于输出函数化简。对的

15.对于多输出组合逻辑电路，仅将各单个输出函数化为最简表达式，不一定能使整体达到最简。对的

16.组合逻辑电路中竞争是由逻辑设计错误引起。错误

17.在组合逻辑电路中，由竞争产生险象是一种瞬间错误现象。对的

18.同步时序逻辑电路中存储元件可以是任意类型触发器。错误

19.等效状态和相容状态均具备传递性。错误

20.最大等效类是指含状态数目最多等效类。错误

21.一种不完全拟定原始状态表各最大相容类之间也许存在相似状态。对的

22.同步时序逻辑电路设计中，状态编码采用相邻编码法是为了消除电路中竞争。错误

23.同步时序逻辑电路中无效状态是由于状态表没有达到最简导致。错误

24.如果一种时序逻辑电路中存储元件受统一时钟信号控制，则属于同步时序逻辑电路。对的

25.电平异步时序逻辑电路不容许两个或两个以上输入同步为1。错误

26.电平异步时序逻辑电路中各反馈回路之间竞争是由于状态编码引起。错误

27.并行加法器采用超迈进位目是简化电路构造。错误

28.进行逻辑设计时，采用PLD器件比采用通用逻辑器件更加灵活以便。对的

29.采用串行加法器比采用并行加法器运算速度快。错误

四、简答题

1.与普通代数相比逻辑代数有何特点？

2.什么是逻辑图？试述由逻辑函数画出逻辑图办法？

3.逻辑函数式、真值表和逻辑图三者之间有什么关系？

4.代数法化简重要有哪些环节？

5.卡诺图在构造上有何特点？

6.已知函数逻辑表达式如何得到它卡诺图？

7.组合逻辑在构造上有何特点？

8.在数字电路中为什么要采用二进制？它有何特点？

9.机器数与真值有何区别?

10.在进行逻辑设计和分析时咱们如何看待无关项？

11.什么叫最小项和最大项?为什么把逻辑函数“最小项之和”表达式及“最大项之积”表达式称为逻辑函数表达式

原则形式？

12.用代数化简法化简逻辑函数与用卡诺图化简逻辑函数各有何优缺陷？

13.用”或非”门实现逻辑函数环节重要有哪些？

14.为什么要进行组合逻辑电路分析？

15.与组合电路相比，时序电路有何特点？

16.什么叫最大相容类？

17.简述触发器基本性质。

18.为什么同步时序电路没有分为脉冲型同步时序电路和电平型同步时序电路？

19.异步时序逻辑电路与同步时序逻辑电路有哪些重要区别？

20.设［X卜卜=Xo.XlX2X3写出下列提问条件：

(1)若使X>l/8,问x。，Xi,X2,X3应满足什么条件?

(2)若使l/8<X〈l/2,问x。，X,.X2,X3应满足什么条件？

(3)若使XV-1/2,问xo,X”X2,xa应满足什么条件？

五、计算题

1.将下列逻辑函数化简成最简与或表达式。

(1)F=(A+B)(A+B)(B+C)(B+C+£>)

(2)F=B+BC+CA+AB+BC+CA

2.用一片3入8出译码器和必要逻辑门实现下列逻辑函数：

=AC+ABCF2^AB+ABCF3^AC+AB

3.试用T4193四位二进制同步可逆计算器构造如下图所示模14加法计数器。

0010―0011^0100—0101^0110—0111—1000

tI

1111—1110—1101—1100—1011—1010—1001

4.分析图中时序逻辑电路，规定：

(1)指出该电路是同步还是异步时序逻辑电路？属于Mealy模型还是Moore模型？

(2)作出状态表

（3）阐明电路逻辑功能

Z

5.输入变量中无反变量时，用与非门实现下列逻辑函数

F(A,B,C,D)=gm(2,3,5,6)

6.分析下图给定组合逻辑电路，写出输出Pl,P2,P3,P4逻辑表达式，并写出输出F逻辑表达式。

7.由与非门构成某议案表决电路如下图所示，其中A、B、C、D表达四个人，批准时用I表达，Z为1时表达议

案通过。（1）分析电路，列出真值表，阐明议案通过状况共有几种；（2）分析A、B、C、D中谁权力最大。

8.已知基本RS触发器逻辑图如下，试填其功能表。

沁

RS

9.用卡诺图化简下面函数求出它最简与或表达式。

F(A,B,C,。)=X(028,9,10,11,12,14)+工(5,7,13,15)

10.下图中设初态QCQCQSQA=000°，试分析该电路。

_pDl

—r-|PQAQBQCQD

TTTL74161Oc-

—CP_

CrLDABCD

~~IIlli

TXXXX

11.设计一种组合电路，用来判断输入四位8421BCD码A,B,C,D当其值不不大于或等于5时，输出为1,反之输

出为0。

12.用代数法证明等式AB㊉氐7=AB+配

13.试用T触发器和门电路构成时钟控制R-S触发器。

14.设计一种组合逻辑电路，该电路输入端接受两个两位无符号二进制数A(A=A&)和8(与80),当A=B时，

输出F为1,否则F为。。试用适当逻辑门构造出最简电路。

《数字逻辑》复习题库参照答案

四、简答题

1.逻辑代数与普通代数相似子处在于它们都是用字母表达变量，用代数式描述客观事物间关系，但不同之处是逻

辑代数是描述客观事物间逻辑关系，逻辑函数表达式中逻辑变量取值和逻辑函数值都只有两个值，即0、1。

这两个值不具备数量大小意义，仅表达客观事物两种相反状态。

2.用逻辑门电路实现逻辑函数关系。

化简

变换

用门电路实现3

3.可以互相转换

4.用代数转换法求一种函数“最小项之和”形式，普通分为两步。

第一步：将函数表达式变换成普通“与一或”表达式。

第二步：重复使用x=x-(y+可

将表达式中所有非最小项“与项”扩展成最小项。

5.(l)n个变量卡诺图由2n次方个小方格构成，每个小方格代表一种最小项；

(2)卡诺图上处在相邻、相对、相重位置小方格所代表最小项为相邻最小项。

6.如果逻辑函数表达式是最小项之和形式，则只要在卡诺图上找出那些同给定逻辑函数包括最小项相相应小方格,

并标以1,剩余小方格标以0,就得到该函数卡诺图。

7.电路由门电路过程，不含记忆元件；输入信号是单项传播电路中不含反馈回路。

8.二进制特点

①二进制数只有0和”两个数码，任何具备两个不同稳定状态元件都可用来表达I位二进制数。

②二进制运算规则简朴。

③二进制数数码0和1,可与逻辑代数中逻辑变量"假“和“真“相应起来。也就是说，可用一种逻辑变量来表达一

种二进制数码。这样，在逻辑运算中可以使用逻辑代数这一数学工具。

9.机器数其符号与数值一起二进制代码化。

10.由于无关最小项相应输入变量取值组合主线不会浮现，或者尽管也许浮现，但相应函数值是什么无关紧要。因

止匕，在变量这些取值下，函数可以任意取值0或1。

11.最小项是一种特殊乘积项。设有一种n变量逻辑函数，在n个变量构成乘积项(“与”项)中每一种变量或以

原变量或以反变量形式浮现一次，且仅浮现一次，这个乘积项称，为n个变量最小项。

最大项是一种特殊和项。没有一种n变量逻辑函数，在n个变量构成和项(“或项)中，每一种变量或以原变量或以

反变量形式浮现一次，且仅浮现一次，这个和项称为n个变量最大项。

表达形式是唯一。

12.卡诺图法直观但不适合变量多函数化简。

13.用”或非”门实现逻辑函数环节为：

第一步：求出函数最简”或-与"表达式；

第二步：将最简”或-与"表达式变换成”或非-或非”表达式；

第三步：画出逻辑电路图。

14.需要推敲逻辑电路设计思想，或者要更换逻辑电路某些组件，或者要评价它技术经济指标。这样，就规定咱们

对给定逻辑电路进行分析。

15.结论：与组合电路相比，时序电路输出不但与此时输入信号关于，还与电路本来状态关于。电路中具备存储文

献。

16.若一种相容类不是任何其他相容类子集时，则该相容类称为最大相容类。

17.触发器具备如下两个基本性质：①触发器有两个稳定工作状态，一种是”1"状态，另一种是“0"状态。当无外界

信号作用时，触发器维持本来稳定状态，并能长期保持下去；②在一定外界信号作用下，触发器可以从一种稳定状态

翻转为另--种稳定状态，并且在外界信号消失后，仍能保持更新后状态。

18.在同步时序电路中，输入信号虽然有脉冲和电子两种形式，但是在同步时钟信号前沿或后沿控制下它们作用于

电路后引起电路状态变化都是相似

19.若勉励状态与二次状态不相似，则电路处在非稳定状态。

20.由于[X]朴=xo.X1X2X3,要X>0时,必要xo=0,此时由于X=(l/2)xi+(l/4)x2+(l/8)x2,故：

1.要X要/8时,Xo,Xi,X2,X3应满足：X。=0,且X]㊉苫2=1,即X”X2至少有一种为1；

2.要l/8<X<l/2,xo,xi,X2,X3应满足:xo.xi=0,且X2.X3=1;

3.要X〈0时，必要x°=l,注意到负数补码数值位是原码取反加1,故可得：

要使X<T/2,xo,xi,X2,X3应满足：xo.xi=L且X2+X3』;

五、计算题

1.(1)F=AB+AC

(2)F=A+B+C

2.解：

F]=AC+ABC=m2m3

F,=AB+ABC=叫

F3-AC+AB-m4m5m7

逻辑电路如下:

T4138

3.解:

».T»itLx、山

4.解：(1)该电路是一种Mealy型脉冲异步时序逻辑电路

(2)该电路状态表如下所示：

现态状态/输出z

Q2QiX=1

00()1/0

0111/0

1010/0

1100/1

(3)该电路是一种三进制计数器，电路中有一种多余状态10,且存在“挂起”现象

5.解，通过卡诺图化简，得到给定函数最简“与或”表达式

F(A,B,C)=AB+BC+ABC

合并上式中头部相似“与”项，得到表达式：

F(A,B,C)=BAC+ACB

选取代替尾部因子ABC,得到表达式:

F(A,B,C)=BABC+ACABC

用与非门实现该函数表达式逻辑电路图如下:

6.解：依照图可知，PHP2,P3,P,逻辑函数表达式如下

[=~ABC

P.=AP^AABC

P3=B-^=BABC

P4=CPt=CABC

因此输出F逻辑表达式为：

F=P2+PS+P4=A-^C+BABC+C-^C

=ABC(A+B+C)

=ABC+A+B+C

=ABC+ABC

7.解：(1)Z^AC+AD+BCD

真值表如下：

ABCDF

00000

00010

00100

00110

01000

01010

01100

01111

10000

10011

10101

10111

11000

11011

11101

11111

通过方案有7种。

（2）A权力最大。

8.解：功能表如下。

RSQ

00不拟定

010

101

11保持不变

9.F=A+BD

10.十进制计数器（异步清零）

11.Y=A+BC+BD

12.证明：4?㊉K。=而7。+