电工学课件第20章

第20章门电路和组合逻辑电路脉冲信号基本门电路及其组合TTL门电路CMOS门电路逻辑代数组合逻辑电路的分析与综合加法器编码器译码器和数字显示数据分配器及数据选择器掌握基本门电路的逻辑功能、逻辑符号、真值 表和逻辑表达式。了解TTL门电路、CMOS门 电路的特点。掌握用逻辑代数的基本运算法则和卡诺图化简逻辑函数的方法。会分析和设计简单的组合逻辑电路。

理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。学会数字集成电路的使用方法。本章要求20.1脉冲信号20.1.1

电子电路中的信号模拟信号时间上连续变化的数字信号（脉冲信号）时间和幅度都是跳变的处理此类信号的电路模拟电路特点：注重电路的输出与输入的大小、相位关系处理此类信号的电路数字电路特点：注重电路的输出与输入的逻辑关系20.1.2脉冲信号的波形及参数脉冲是一种跃变信号,并且持续时间短暂矩形波尖顶波实际矩形波的特征A脉冲幅度信号变化的最大值0.9Atftr0.5A0.1Atp脉冲上升沿脉冲下降沿脉冲宽度正脉冲负脉冲脉冲信号变化后的电平值比初始电平值高脉冲信号变化后的电平值比初始电平值低0V+

5V-

5V0V0V0V

+

5V-

5V20.1.3脉冲信号的逻辑状态高电平

用1

表示脉冲信号的状态低电平

用0

表示0V0V

-

5V0V0V+

5V

+

5V-

5V20.2

基本门电路及其组合UiUoKUccRK开Uo

=

1,输出高电平K闭oU

=

0,输出低电平输入信号控制开关状态可用二极管和三极管代替20.2.1晶体管的开关作用R1.

二极管的开关特性导截通止3V相当于开关断开相当于开关闭合S0VSRRD3V0V20.2

基本门电路及其组合20.2.1晶体管的开关作用2.

三极管的开关特性截饱止和3V0VOu

»

0相当于开关断开相当于开关闭合+UCCuiRBRCuOTuOuO

»

UCC+UCCRCCEuO+UCCRCCE3V0V例：如图所示电路中，U

cc

=

6V,

RC

=

3k

W

,RB

=10

k

W

,

b

=

25,

当输入电压

UI分别为

3V,1V,

和-1V

时，试问晶体管处于何种工作状态？U

IT+

U

CCR

CR

B解：6C(sat)=

A

=

2

·10

-3

A

=

2mAR

3

·10

3»

U

CCI=

2

mA

=

0.08mA

=

80

mABbII

'

=

C(sat)C晶体管临界饱和时的基极电流BBEIA

>

I

'A

=

230

·103

-

0.7=U

-UI

=-6IU

=

3V晶体晶管体已管处处于于深放度大饱状和态状态。BBBBEIBBRRUA

<

I

'A

=

30

·101100··11003

31

-

0.7=-

UI

=-6当I=

1VU25时，晶体管可靠截止。当I=

-1VU时，20.2.2门电路的基本概念”不满足条件的电信号不能够通过“门满足条件的电信号能够通过“门”就是一种开关用电路做成这种开关称为“门电路”结论:门电路输入信号与输出信号之间存在一定的逻辑关系门电路门电路的输入和输出信号都是用电位（或叫电平）高低表示正逻辑高电平用“1”表示低电平用“0”表示负逻辑高电平用“0”表示低电平用“1”表示输入信号输出信号1.“与”门（“与”逻辑）A、B、C

都满足一定条件时，事件Y

才发生。灯Y亮的条件：EA

BCYY＝A•B•C逻辑乘 逻辑与A

“与”B

“与”C

同时接通A＝1、B＝1、C＝1Y＝1A、B、C有一个为0Y＝02.“或”门（“或”逻辑）AEYBCA、B、C

只要有一个满足条件时,事件Y

就发生.灯Y亮的条件：A

“或”B

“或”C只要有一个接通A＝1“或”B＝1“或”C＝1Y＝1A、B、C

都为0Y＝0Y=A+B+C逻辑加 逻辑或3.“非”门（“非”逻辑）A

满足条件时，事件Y

不发生A

不满足条件时，事件Y

发生AEYRY

=

A逻辑非灯Y亮的条件：A

不接通A＝0

Y＝1灯Y不亮的条件：A

接通A＝1Y＝0（

1）电路（2）工作原理输入A、B、C不全为“1”，输出Y

为“0”。输入A、B、C全为高电平“1”，输出Y

为“1”。0V0V0V0V0V3V+U12VRDADCABDBC3V3V3V0VABCY000000100100011010001010110011111.

二极管“与”门电路“与”门逻辑状态表0VY3V20.2.3

分立元件基本逻辑门电路（3）逻辑关系：“与”逻辑即：有“0”出“0”，全“1”出“1”Y=A

B

C（4）逻辑表达式：&（5）逻辑符号：A

BCYABCY00000010010001101000101011001111“与”门逻辑状态表2.

二极管“或”门电路（1）电路0V0V0V0V0V3V3V0VABCY00000011010101111001101111011111“或”门逻辑状态表3VDADCAY3VDB3VB3VCR-U（2）工作原理12V输入A、B、C有一个为“1”，输出Y

为“1”。输入A、B、C全为低电平“0”，输出Y

为“0”。（3）逻辑关系：“或”逻辑即：有“1”出“1”，全“0”出“0”Y=A+B+C（4）逻辑表达式：（5）逻辑符号：ABCY

>

1ABCY00000011010101111001101111011111“或”门逻辑状态表3.三极管“非”门电路-UBBARKRB+UCCRCYTAY0110截饱止和（3）逻辑表达式：Y=A“0”“1”（1）电路“0”“1”“非”门逻辑状态表（2）逻辑符号1AY基本门电路“非”门电路“或”门电路“与”门电路不同组合组合电路DYDADBAB+12VDCCRKRBRC与门非门与非门

+12V

+3VR20.2.4

基本逻辑门电路的组合1.“与非”门电路有“0”出“1”，全“1”出“0”&A

BCY&“与”门A

BC“与非”门ABCY00010011010101111001101111011110“与非”门逻辑状态表Y=A

B

C逻辑表达式：1Y“非”门2.“或非”门电路有“1”出“0”，全“0”出“1”1Y

“或非”门逻辑状态表“非”门ABCY00010010010001101000101011001110“或”门A

BC>

1“或非”门YABC

>

1Y=A+B+C逻辑表达式：3.“与或非”门电路“与或非”门逻辑表达式：Y=AB+CDYABCD

&>

1&ABCDY00000000111111110000111100001111001100110011001101010101010101011110111011100000“与或非”门逻辑状态表1Y>

1“或”门“非”门“与”门&ABCD&4.“异或”门电路入“同”出“0”，入“异”出“1”ABY000011101110“异或”门逻辑状态表&&&&BA

YY3Y2Y1＝1ABY“异或”门逻辑表达式：

Y=AB+AB

=A

+B5.“同或”门电路入“异”出“0”，入“同”出“1”ABY001010100111“同或”门逻辑状态表＝ABYBA

YY3Y2Y1>

1>

1>

1>

1“同或”门逻辑表达式：

Y=AB+AB

=A

B例：根据输入波形画出输出波形ABY1Y2&ABY1>

1ABY2输入级 中间级 输出级20.3.1

TTL“与非”门电路1.电路YR3T5R5ABCR4R2R1T3T4T2+5VT1E2E3E1B等效电路C多发射极三极管20.3

TTL门电路T5YR3R5ABCR4R2R1T3T2+5VT1“1”(3.6V)(1)

输入全为高电平“1”(3.6V)时2.工作原理T2、T5饱和导通钳位4.32.V1VE结反偏截止T4“0”(0.3V)负载电流（灌电流）输入全高“1”,输出为低“0”1VYR3T5R5ABCR4R2R1T3T4T2+5VT1T2、T5截止负载电流（拉电流）(2)

输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”输入有低“0”输出为高“1”流过E结的电流为正向1电V流VY»

5-0.7-0.7=3.6V5V“与非”门有“0”出“1”“与非”逻辑关系全“1”出“0”ABCY00010011010101111001101111011110“与非”门逻辑状态表Y=A

B

C逻辑表达式Y&A

BC电压传输特性：输出电压UO与输入电压Ui的关系。CDE3.

TTL“与非”门电压传输特性测试电路01

2电压传输特性3Ui

/VUO/V&+5VUiUoVV

143A2B0i21

3

u

(V)UOH(3.6V)UOL(0.3V)传输特性曲线u0(V)21

3

ui(V)(0.3V)阈值UT=1.4V理想的传输特性输出高电u平(V)UOH“1”输出低电平UOL电压传输特性11UO

/V

432DA

BC(1)输出高电平电压UOH和输出低电平电压UOL输出高电平电压UOH对应于AB

段输出电压OL输出低电平电压U

对应于DE

段输出电压2UOH

‡

2.4VE3

UI

/

VUOL

£

0.4VU

=

0.3VOL通用TTL

“与非”门典型值U

=

3.6VOH4.

TTL“与非”门参数TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。噪声容限电压衡量抗干扰能力(2)噪声容限电压UILU

NLUOFFBCA12UI

/

V312UO

/

V

43(2)噪声容限电压低电平噪声容限电压

UNL在保证输出的高电平电压不低于额定值90％的条件下所容许叠加在输入低电平上的最大噪声（或干扰）电压。U

NL

=UOFF

-UIL是在保证条件下所容许的最大输入低电平电压U

NHUONUIHBCA(2)噪声容限电压高电平噪声容限电压UNH在保证输出的低电平电压的条件下所容许叠加在输入高电平（极性和输入信号相反）的最大噪声（干扰）电压U

NH

=UIH

-UON2UI

/

V31UO

/

V

432在上述保证条件下所容1的最小输入高电平电压例如：设TTL“与非”门的数据为UIH

=

2.7V,

UIL

=

0.4V,

UOFF

=

0.9V,

UON

=1.6V;则：U

NL

=

0.9

-

0.4

=

0.5VU

NH

=

2.7

-1.6

=1.1V0.3VT1iB1+VCCRb14K1VIIL(3)输入低电平电流IIL与输入高电平电流IIH输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。IIHT1iB1+VCCRb14KA3.6V2.1V1.4V输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流(很小)。＆＆＆＆＆G2G3GN(4)扇出系数NO指一个“与非”门能带同类门的最大数目，表示带负载能力G1ON

‡

8NO对TTL“与非”门如何计算NO前后级之间的电流关系&前级&后级前级输出高电平前级流出电流

IOH（拉电流）输入高电平电流IiH+5VR4R2R5T3T4T1前级T1T1IiH1IiH2IOHIiH3前级输出为高电平时•••••前后级之间的电流关系&前级&后级前级输出低电平流入前级电流IOL（灌电流）输入低电平电流IiL+5VR2R13kT2R3T1T5b1

c1前级IOLIiL1IiL2IiL3前级输出为低电平时••••名称及符号

含义输入低电平电流IiL输入为低电平时流出输入端的电流-1.4mA输入高电平电流IiH输入为高电平时流入输入端的电流几十μAIOL

及其极限IOL（max）当IOL>IOL(max)时，输入不再是低电平IOH

及其极限IOH(max)当IOH>IOH(max)时，输出不再是高电平关于电流的技术参数＆＆＆＆＆G2G3GN前级输出为高电平时IOHG1IiH1IiH3IiH2IiHN输出高电平时，流出前级的电流（拉电流）：iHOHiHNI

=

I

+

I

+

+

IOH

iH1

iH2II=

OH

(max)N前级输出高电平＆＆＆＆＆G2G3GN前级输出为低电平时IOLG1IiL1IiL3IiL2IiLN输出低电平时，流入前级的电流（灌电流）：iLOLiLNI

=

I

+

I

+

+

IOL

iL1

iL2II=

OL

(max)N前级输出低电平(4)

平均传输延迟时间tuiotuoo50%50%tpd1tpd2平均传输延迟时间1tpd

=

2

(tpd1

+

tpd

2

)注意：此值愈小愈好迟时间上升延下降延迟时间5.两种实际的TTL与非门芯片14131211

10

9

8＆＆1

2

3

4

5

6

7CT74LS20(4输入2门)14131211

10

9

8＆＆＆＆1

2

3

4

5

6

7CT74LS00(2输入4门)2.

应用“与非”门构成“或”门电由路逻辑代数运算法则：AY&B&BAY&&&1.

应用“与非”门构成“与”门电路由逻辑代数运算法则：Y

=AB

=ABY

=

A

+

B

=

A

+

B

=

A

B用“与非”门构成基本门电路&YA3.

应用“与非”门构成“非”门电路YBA&&&&Y

=

A4.

用“与非”门构成“或非”门由逻辑代数运算法则：Y

=A

+B

=A

B

=A

B20.3.2

三态输出“与非”门当控制端

为高电平

“1”时，

实现正常

的“与非”逻辑关系Y=A•B“1”控制端DE1.电路T5YR3R5ABR4R2R1T3T4T2+5VT1截止20.3.2

三态输出“与非”门“0”控制端DET5YR3R5ABR4R2R1T4T2+5VT11.电路导通1V1VT3截止截止当控制端

为低电平

“0”时，

输出Y处于开路状态，也称为高

阻状态。&YABE逻辑符号20.3.2

三态输出“与非”门控制端输入端输出端AB10001111011100X高三态输出与非门的逻辑状态表三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。A1B1“1”

E1A2B2“0”

E2A3B3“0”

E3如图所示总线&&&A

B1

120.4 CMOS门电路1.CMOS“非”门电路SGSDDG+UDDAYT1T2PMOS管NMOS管CMOS

管负载管驱动管(互补对称管)Y=

A工作原理A＝0＋UDDST2T1YSDD截止导通输出Y＝1工作原理A＝1＋UDDST2T1YSDD导通截止输出Y＝02.

CMOS“与非”门电路T3T2AYT1BT4＋UDDP

沟道增强型管N

沟道增强型管两管串联

驱动管两管并联负载管B＝1A＝1T3T2T1T4截止

电阻很高Y

＝0导通

电阻很低2.

CMOS“与非”门电路＋UDDB＝1A＝0T3T2T1T4导通

电阻很低Y

＝1截止

电阻很高2.

CMOS“与非”门电路＋UDD3.

CMOS“或非”门电路＋UDDT3T2AT1T4BN

沟道增强型管两管并联

驱动管P

沟道增强型管两管串联

负载管＋UDDT3T2T1T4B＝0A＝0Y＝1截止导通3.

CMOS“或非”门电路＋UDDT3T2T1T4B＝1A＝0Y＝0导通截止3.

CMOS“或非”门电路4.CMOS传输门电路uiCCUDDuO控制极控制极（1）电路（2）工作原理设：VT=

3V10V0V（0~7V）T1可见ui在0~10V连续变化时，至少有一个管

子导通，传输门打开，（相当于开关接通）

ui可传输到输出端，即

uO=ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。导通T2（3~10V）导通UDDuiT1CCuO控制极控制极0V10VT2（0~10V）可见ui在0~10V连续变化时，两管子均截止，传输门关断，（相当

于开关断开）

ui不能传输到输出端。截止截止C=“1”(C=“0”)时传输门开通。C=“0”(C=“1”)时传输门关断。（2）工作原理=

3VT设：V4.CMOS传输门电路TGuiuOC逻辑符号C开关电路TGuiuoC1“1”C开通TGuiuoC1“0”C关断4.CMOS传输门电路静态功耗低（每门只有0.01mW,TTL每门10mW)抗干扰能力强扇出系数大允许电源电压范围宽(3

~

18V)速度快抗干扰能力强带负载能力强20.5

逻辑代数逻辑代数中基本运算20.5.1逻辑代数运算法则在逻辑代数中，用“1”、“0”表示两种对立的逻辑状态。普通代数表示数量关系逻辑代数表示逻辑关系逻辑乘（“与”运算）逻辑加（“或”运算）求

反（“非”运算）1

•

1=10•

0=0

•

1=1

•

0=00+0=00+1=1+0=1+1=11

=

00

=1由三种基本的逻辑运算关系得以下运算结论1.基本运算法则A

•0=0•

A=0A

•

1=1•

A=AA+0=AA+1=10A1AAAAA0A1AAA

•

A=AA+

A

=A7.8.A+A=1AA

AA

=

A9.A

A

=0结合律

12.

ABC=(AB)

C

=A(BC)13.

A+B+C=A+

(

B+C)=(A+B)+C分配律

14.

A(B+C)=AB+AC15.

A+BC=(A+B)(A+C)普通代数能否写成这种形式？交换律A+B=B+AA•

B=B

•A2.

运算规律吸收律

16.

A（A+B）=A证明：A（A+B）=AA＋AB＝A＋AB＝A（1＋B）＝A17.18.19.A(

A

+

B)

=

ABA

+

AB

=

AA

+

AB

=

A

+

B证明：=

(

A

+

B)(

A

+

A)

=

A

+

BAB

+

AB

=

A(

A

+

B)(

A

+

B)

=

AA

+

AB

=

A(

A

+

B)

+

AB

+

AA=

A(

A

+

B)

+

A(

A

+

B)21.(

A

+

B)(

A

+

B)

=

A证明：(

A

+

B)(

A

+

B)

=

AA

+

AB

+

AB

+

BB=

A

+

A(B

+

B)

=

A

+

A

=

A反演律（摩根定律）22.23.AB

=

A

+

BA

+

B

=

A

•BABABA

+

BA

BA

BA

+

B00110101110010101000100011101110例1：20.5.4

逻辑函数的化简1.应用逻辑代数运算法则化简（1）并项法化简Y

=ABC

+AB

C

+AB

C

+ABC=

AC(B

+

B

)

+

AC

(B

+

B

)=

AC

+

AC

=

A（2）配项法例2：

化简Y

=

AB

+

A

C

+

BC=

AB

+

A

C

+

BC

(

A

+

A)=

AB

+

ABC

+

A

C

+

ABC=

AB

+

A

C例3：

化简（3）加项法Y

=

ABC

+

A

BC

+

ABC=

ABC

+

A

BC

+

ABC

+

ABC=

BC

+

AC（4）消因子法=

A BC+

BC吸收=A

+BCAB

=

A

+

BA

+

AB

=

A

+

BY

=

AB

+

AC

+

BC=

A(B

+

C

)

+

BC例4：化简（5）吸收法利用例5：A+AB=

A可将AB项消去。

Y1

=

(AB

+C)ABD

+

AD=

(

AB

+

C)B

AD

+

AD

=

AD

Y2

=

AB

+

ABC

+

ABD

+

AB(C

+

D)=

AB

+

AB

C

+

D

+(C

+

D)

=

AB（6）消项法利用AB

+AC

+BC

=AB

+AC将BC项消去例6：

Y

=

ABCD

+(A

+

B)E

+CDE=

AB(CD)

+(

AB)E

+(CD)E=

ABC

D

+

ABE例7：

化简=

ABC

+

A

BC

+

CD

+

AB

+

BD=

AB

+

CD

+

B(C

+

D

)=

AB

+

CD

+

BCDY

=

ABC

+

AB

D

+

ABC

+

CD

+

BD=

ABC

+

A

BC

+

CD

+

B(

AD

+

D

)吸收吸收=

AB

+

A

BC

+

CD

+

BD吸收=

AB

+

BC

+

CD

+

BD吸收=

AB

+

CD

+

B

=

B

+

CD20.5.2

逻辑函数逻辑函数Y＝（A、B、C

········

）A、B、C

是输入变量，Y

是输出变量。字母上无反号的叫原变量，有反号的叫反变量。逻辑函数常用的描述方法：逻辑状态表逻辑式

逻辑图

卡诺图任何一件具体事物的因果关系都可以用一个逻辑函数描述举重裁判电路BCA˜

Y主裁判控制按钮副裁判控制按钮指示灯Y

的状态是按钮A、B、C

状态的函数A＝1、B＝1、C＝1

表示三个按钮按下的状态，只有当主裁判按下按钮A

，同时至少有一名副裁判A＝0、按B下＝按0钮、BC＝或0C表时示，三指个示按灯钮Y没才有会按亮下。的状态，Y＝1指示灯亮，Y＝0表示指示灯不亮。Y＝（A、B、C）20.5.3

逻辑函数的表示方法1.逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系举重裁判电路的逻辑状态表输入输出YABC000000001110010100111001011101112.逻辑函数式用“与”、“或”、“非”等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。举重裁判电路的逻辑函数式BCA˜

YY＝A（B

+C）3.逻辑图或门，实现Y1

＝B

+C&‡1BCYY1用“与”、“或”、“非”等相应的逻辑符号表示函数关系Y＝A（B

+C）与门，实现Y＝

Y1

•AA4.卡诺图最小项在

n变量逻辑函数中，若m为包含

n个因子的乘积项，而且这

n

个变量均以原变量或反变量的形式在

m中出现一次，称

m

为该组变量的最小项。例如：A、B、C三变量的最小项有ABC

ABC

ABC

ABC

ABC

ABC

ABCABC共8个最小项（23个）n

个变量共有2n个最小项ABC

ABC

ABC

ABC

ABC

ABC

ABCABC若两个最小项只有一个变量以原、反区别，称它们逻辑相邻。如ABC

+

ABC

=

AB逻辑相邻的项可以合并，消去一个因子。最小只项有有C如变下量重以要原性、质反：区别，具有相邻性在输入变量的任何取值下,必有一个最小项、而且仅 有一个最小项的值为1任意两个最小项的乘积为0全体最小项之和为1具有相邻性的两个最小项之和可以合并成一项并 消去一个因子卡诺图卡诺图卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的左方和上方。是与变量的最小项对应的按一定规则排列的方格图，每一个小方格填入一个最小项。ABABABAB01BA01ABCABCABCABCABCABCABCABC01001101

10BCA单元编号

0010ABCDm0ABCDm1ABCDm3ABCDm2ABCDm4ABCDm5ABCDm7ABCDm6ABCDm12ABCDm13ABCDm15ABCDm14ABCDm8ABCDm9ABCDm11ABCDm10AB00填入ABCD＝0100

01函数值11CD

0010四变量卡诺图01

11

10只有一项不同输入输出YABC0

0

001110010111011100

0

1

00

1

0

0001110101111010

1

10

0

0

0ABC

00举重裁判电路卡诺图Y

=

F(A,

B,C)

=

ABC

+

ABC

+

ABC

=

(5,6,7)用卡诺图表示逻辑函数逻辑函数最小项之和对应位置写1其余写0写成在卡诺图上结论：任何一个逻辑函数都等于它的卡诺图中填1的那些最小项之和。例：用卡诺图表示逻辑函数Y

=

ABCD

+

ABD

+

ACD

+

AB解：首先把Y化成最小项之和的形式Y

=

ABCD

+

AB(C

+C)D

+

A(B

+

B)CD

+

AB(C

+C)=

ABCD

+

ABCD

+

ABCD

+

ABCD+

ABCD+

ABC(D

+

D)

+

ABC(D

+

D)=

ABCD

+

ABCD

+

ABCD

+

ABCD+

ABCD+

ABCD

+

ABCD

+

ABCD

+

ABCD=

m1

+

m4

+

m6

+

m8

+

m9

+

m10

+

m11

+

m150100100100101111画出四变量的卡诺图，在对应于函数式中各最小的位置上填入1，其余位置上填入0，就得到如下Y

的卡诺图CDAB

00

01

11

10000111102.应用卡诺图化简用卡诺图化简的思想就是利用基本定律AB

+

AB

=

A把互反的变量消去,使两个乘积项合并为一个乘积项。利用卡诺图化简的规则：①

将取值为“1”的相邻小方格圈成矩形，相邻小方格包括最上行与最下行及最左列与最右列同列或同行两端的两个小方格。②

所圈取值为“1”的相邻小方格的个数应为2n

个③

圈的个数应最少，圈内小方格个数应尽可能多。④

每圈一个新的圈时，必须包含至少一个从未圈过的最小项。⑤

每一个取值为“1”的小方格可被圈多次。CDAB

00

01000BDCDABC例1：用卡诺图化简逻辑函数Y

=

m(1,4,5,7,9,13,15)把函数Ｙ所具有的最小项为１的填入相应的小方格中画出四变量的卡诺图111

1000

0

11

0

001

1

1

1111

0

11

1110

0

0将函数式中没有出现最小项的位置填０圈取值为1的小方格,个数为２n,小方格尽可能地多取。消去取值不同的变量将得到的三个最小项相加，得Y

=

BD

+

CD

+

ABC不能采用的圈小方格的方法：CD00

01

11

100000010011001000AB00011110例2：化简Y(A,B,C,D)=S(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD00

01

11

10000111F

=

A

+

C

D

+

BC

+

BD

+

BCD111

1110

11

1

11

0

1

10

10BCDBDBCCDA思考题：试用卡诺图表示式F

=ABC

+ABC

+ABC

+ABC从图上能否看出这已是最简式？20.6.1

组合逻辑电路的分析组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。分析组合逻辑电路的步骤：逻辑图逻辑式运用逻辑代数化简真值表分析功能Y

=Y1Y2

=

AAB

•BAB

=

AB

+

ABY2

=

BX

=

BABY1

=

AX

=

AAB例1：分析下面的逻辑图BAYY2Y1X&G1&G2&G3&G4X

=

AB输入输出YA

B0

00

11

01

10110逻辑状态表逻辑功能：当输入端A和B不是同为1或0时，输出为1；否则，输出为0。Y

=

AB

+

AB

=

A

¯

B=1异或门Y&&1.B&AC101AA=AC

+BC写出逻辑式：Y=AC•BC设：C=1封锁例2：分析下图的逻辑功能打开选通A信号BY&&1.B&AC001设：C=0封锁选通B信号打开例2：分析下图的逻辑功能B=AC

+BC写出逻辑式：Y=AC•BC20.6.2组合逻辑电路的综合组合逻辑电路的综合（或称为设计）的工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。综合组合逻辑电路的步骤：逻辑要求逻辑状态表逻辑式化简或变换逻辑图例1：旅客列车分动车、特快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。设A、B、C分别代表动车、特快、普快开车信号分别为YA、YB

、YCYC

=

ABCYB

=

ABC

+

ABCYA

=

ABC

+

ABC

+

ABC

+

ABC1111ABCYAYBYC00000000011000001000000001001101111100110101解：由题中给出的逻辑要求，列逻辑状态表对已写出的函数式化简YA

=

ABC

+

ABC

+

ABC

+

ABC=

AB

+

AB

=

AY

=

ABC

+

ABC

=

ABBYC

=

ABC&&&&ABCCYBYAYABCY00000010010001111000101111011110例2：有三个输入变量A、B、C，当输入端有偶数个1时，给出一个指示信号，试用与非门实现。解：根据要求写出逻辑状态表规定：输入有偶数个1时，输出用高电平表示Y

=

ABC

+

ABC

+

ABC根据直值表，可写出如下的函数式题中要求用与非门实现将上式进行变换成与非式Y

=

ABC

+

ABC

+

ABC=

ABC

+

ABC

+

ABC=

ABC

•

ABC

•

ABCY

=

ABC

•

ABC

•

ABC根据上面的逻辑函数式，画出逻辑图。&&BY&&&&&ABCABCABCAC例

3:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和G2运行为“1”，不运行为“0”。(1)

根据逻辑要求列状态表逻辑要求：如果一个车间开工，只需G

运行即可2满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。“0”“0”开工

“1”

不开工运行

“1”

不运行ABC

G1

G20000000101010010111010001101101101011111由状态表写出逻辑式G1

=

ABC

+

ABC

+

ABC

+

ABCG2

=

A

BC

+

ABC

+

ABC

+

ABC化简逻辑式可得：ABCG1G20

0

000

0

0

1

01

0

1

0

010

1

110

1

0

0

010011

0

1111011111BCA

001001

11

1011

1

11或由卡图诺可得相同结果G

=

AB

+

BC+

AC(4)

用“与非”门构成逻辑电路G1

=

AB

+

BC+

AC

=

AB

BC

ACG2

=

ABC

ABC

ABC

ABCG2

=

A

BC

+

ABC

+

ABC

+

ABC由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。BCA

0011111001

11

10(5)

画出逻辑图A

BCA

BC&&&&&&&&&G1G2&&&半加和01A

+

B0

00

11

01

11020.7

加法器20.7.1

半加器“半加”就是求本位和，不考虑低位进来的进位数。1进位半加器逻辑状态表ABCS0000010110011110逻辑式S

=

AB

+

AB

=

A

¯

BC

=

AB

=

ABSCAB

CO半加器符号&＝1SCAB逻辑图20.7.2

全加器在多位数相加时，两个待加数

Ai和

Bi

还要考虑来自低位的进位数Ci-1

，由此得出本位和数（全加和数）

Si

和进位数Ci全加器逻辑状态表AiBiCi-1CiSi0000000101010010111010001101101101011111根据逻辑状态表，写出逻辑函数式Si

=

Ai

BiCi-1

+

Ai

BiCi-1

+

Ai

BiCi-1

+

Ai

BiCi-1=

Ai

¯

Bi

¯

Ci-1Ci

=

Ai

BiCi-1

+

Ai

BiCi-1

+

Ai

BiCi-1

+

Ai

BiCi-1=

Ai

Bi

+

BiCi-1

+

AiCi-1AiBiCi-1>

1&＝1Si1Ci＝1逻辑图由半加构成全加Si

=

(

Ai

Bi

+

Ai

Bi

)Ci

+

(

Ai

Bi

+

Ai

Bi

)Ci-1Ci

=

(

Ai

Bi

+

Ai

Bi

)Ci-1

+

Ai

BiS

=

Ai

Bi

+

Ai

Bi

=

Ai

¯

BiS

=

Ai

Bi

+

Ai

BiSi

=

SCi-1

+

SCi-1Ci

=

SCi-1

+

Ai

Bi半加和：所以：逻辑符号iABiCi-1

CI

COSiCiSi

=

SCi-1

+

SCi-1Ci

=

SCi-1

+

Ai

Bi半加器构成的全加器>1iAiBCi-1SiCi

CO

CO思考题：试说明1

+1

=

21

+1

=101

+1

=1各式的含义20.8编码器把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。n位二进制代码有2n种组合，可以表示2n个信息。要表示N个信息所需的二进制代码应满足2n‡

N20.8.1

二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码例：设计一个编码器，满足以下要求：将I0、I1、…I7

8个信号编成二进制代码。编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。设输入信号高电平有效。（1）

确定二进制代码的位数因为输入有八个信号，所以输出的是三位二进制代码2n

=

8,

n

=

3（2）列编码表编码表是把待编码的八个信号和的二进制代码列成的表格三位二进制编码表输入输出Y2Y1Y0I0000011110011001101010101I1I2I3I4I5I6I7（3）由编码表写出逻辑式Y

0

=

I1

+

I

3

+

I

5

+

I

7=

I1

+

I

3

+

I

5

+

I

7=

I1

•

I

3

•

I

5

•

I

7Y

2=I

4+

I

5

+

I

6

+

I

7=I

4+

I

5+

I

6

+

I

7Y1==I

4I

2I

5+

I

3•

I

6

•

I

7+

I

6

+

I

7=I

2+

I

3

+

I

6

+

I

7=I

2I

3•

I

6

•

I

7（4）

由逻辑式画出逻辑图110I

77

I

66I

5I

4

I

3

I

2

I1Y211Y0Y1111111&&&20.8.2

二－十进制编码器二－十进制编码器是将十进制的十个数码

0、1、2、3、4、5、6、7、8、9

编成二进制代码的电路，这种代码又称为BCD码。确定二进制代码的位数输入有十个数码，输出应是四位二进制代码。输入：I0

~

I9输出：Y4

~

Y1列编码表输入Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I910018421码编码表（3）由编码表写出逻辑式Y

3

=

I

8

+

I

9

=

I

8

+

I

9

=

I

8

•

I

9Y

2

=

I

4

+

I

5

+

I

6

+

I

7=

I

4

•

I

5

•

I

6

•

I

7Y1

=

I

2

+

I

3

+

I

6

+

I

7=

I

2

•

I

3

•

I

6

•

I

7Y

0

=

I1

+

I

3

+

I

5

+

I

7

+

I

9=

I1

+

I

3

+

I

5

+

I

7

+

I

9=

I1

•

I

3

•

I

5

•

I

7

•

I

9＆＆＆＆I

0S

0I

1S

1I

2S

2I

3S

3I

4

I

5

I

6S

4

S

5

S

6I

7S

7I

8S

8I

9S

9Y

0Y

1Y

2Y

3+

5

V（4）画逻辑图20.8.3

优先编码器优先编码器是考虑输入信号的优先级别的编码器，常用的优先编码器为CT74LS147,其编码表如下:1

1

1

10

1

1

00

1

1

11

0

0

01

0

0

11

0

1

01

0

1

11

1

0

01

1

0

11

1

1

01

1

1

1

1

1

1

1

10

x

x

x

x

x

x

x

x1

0

x

x

x

x

x

x

x1

1

0

x

x

x

x

x

x1

1

1

0

x

x

x

x

x1

1

1

1

0

x

x

x

x1

1

1

1

1

0

x

x

x1

1

1

1

1

1

0

x

x1

1

1

1

1

1

1

0

x1

1

1

1

1

1

1

1

0I

9

I

8

I

7

I

6

I

5

I

4

I

3

I

2

I

1Y

3

Y

2

Y

1

Y

020.9

译码器和数字显示如：三位二进制代码八个对应信号（1）列出译码器的状态表译码是将二进制代码按其编码时的原意译成对应的信号或十进制数码。20.9.1

二进制译码器输入是一组二进制代码，二进制译码器输出是一组高、低电平信号。输入输

出A

BCY

0

Y

1

Y

2

Y

3Y

4

Y

5

Y

6

Y

70

00011111110

01101111110

10110111110

11111011111

00111101111

01111110111

10111111011

1111111110三位二进制译码器的状态表（2）由状态表写出逻辑式Y

1

=

ABCY

4

=

ABCY

2

=

ABCY

3

=

ABCY

0

=

ABCY

6

=

ABCY

5

=

ABCY

7

=

ABC（3）由逻辑式画出逻辑图＆＆＆＆＆＆＆＆B1110

C

1A

11

1

1

1

1

0

1

1Y

0

Y

1

Y

2

Y

3

Y

4

Y

5

Y

6

Y

7三位二进制译码器逻辑图3线－8线译码器常用的3线－8线译码器是CT74LS138为扩大使用功能，

CT74LS138除了三个输入端外，增加了使能端S1

、S2

、S3

。当S1＝1

且S2＋S3＝0时译码器进行译码工作，不满足此条件，输出端输出高电平。P265(a)

外引线排列图；(b)

逻辑图(b)CT74LS139型译码器(a)1Y3GND1Y21Y11Y01A11A01S123456782Y22Y32Y12Y02A1+UCC2S2A0161514131211109CT74LS13911111&Y0&Y1&Y2&Y3SA0A1输

入输出SA1

A0Y3

Y2Y1

Y01·

·1

11

100

01

11

000

11

10

101

01

01

101

10

11

1CT74LS139型译码器139功能表双2/4

线译码器A0、A1是输入端Y0~Y3是输出端S

是使能端S=0时译码器工作输出低电平有效例1：利用译码器分时将采样数据送入计算机总线A0SABCD三态门三态门三态门三态门Y

0

Y

2当S

=0时，