两种先进的封装技术SOC和SOP9065

两种先进的封装技术SOC和SOP两种先进的封装技术SOC和SOP摘要：为了能够实现通过集成所获得的优点，像高性能、低价格、较小的接触面、电源管理和缩短产品进入市场的时间，出现了针对晶圆级的系统级芯片(systemonachip简称SOC)和针对组件级的系统级组件(systemonapakage简称SOP)。本文介绍宁SOC和SOP的益处、功能和优点。关键词：封装技术；系统级芯片；系统级组件1引言随着集成电路(IC)的发明，系统集成技术进一步加速了半导体的发展。现如今在降低至最小0．13μm特征尺寸上能够比以往一个芯片具有更多的功能，这样就能够满足存储芯片、多处理单元(multiprocessingunits简称MPU)、图形处理、数字信号(application-specificintegratedcircuits简称ASIC)以及其它器，在一个芯片或者说一个单元上，需要集成不同的功能，例如：MPU、图像处理、存储器(SRAM，闪存，DRAM)、逻辑推理器、DSP、信号混合器(Radiofrequency简称RF)和外围、射频处理器(digitalsignalprocess简o称rsDSP)、专用集成电路件的功能特性和能力的增加。目前功能。为了能够实现通过集成所获得的优点，像高性能、低价格、较小的接触面、电源管理和缩短进入市场的时间，为此出现了针对晶圆级的系统级芯片(systemonachip简称SOC)和针对组件级的系统级组件(systemonapackage简称SOP)。下文对此作2系统级芯片系统级芯片能够将各推理器集成在一个10×l0mm或者件的系统可似满足网络服务器、电信转换站、多频率通讯和高端计算机的应用需简单介绍。种功能集成在一个单一的芯片上面。通常是将MPU、DSP、图像处理、存储和逻辑更大的管芯上面，通常具有多达500至2000个焊盘。这些包括ASIC器要。具有高时钟频率和接近一百万门的大规模集成电路要采用具有良好电性能和热管理性能的封装，例如大到40×40mm的腔体向下的BGA器件，或者说具有多达200至700个焊球的倒装芯片BGA器件，以及昂贵的多层基片。尽管倒装芯片技术在高端计算机应用半导体装配和测试(semiconductorassemblyandtest简称SAT)厂商有望走出这个圈子。对于系统级芯片来说，其挑战来自于综合设计、程序库的管理、工具、晶圆制造技术、装配和测试，以及可以到达各处的网际网络通讯协定(IP)。所有这一切均置于一个狭窄的市场窗口中。近来的挑战来自于设备制造厂商(integrateddevicemanufacturers简称IDM)以及更多的非制造性的设计公司。甚至当设计技木和晶圆工艺技术相互兼容的时候，因为对金属层和绝缘材料以及特征尺寸有着不同的要求，当人们的一片芯片也很难达到相同的理想效果。这样就可能产生尺寸较大的和非常昂贵的管芯，与那些各种因素考虑完善的分散的管芯相比，在提供同样功能的前提下，它进入市场的时间要长得多。对产品在实际应用中的性能耍求和其较长的使用周期使得系统级芯片仍然不继现如今的铸造模块以后一项具有强大竞争力的解决方法。应该指出，一些诸如SiGe，GaAs和CMOS的工艺技术是互不兼容的，是不能用于系统级芯片之中的。3组件上的系统在组件上装配系统的方式比起安置在单一封装中的管芯能够提供更多的新功能。其集成方式可以通过物理堆垛二个或者更多的管芯来实现，或者说在一个相同的封装基片上面一个接一个地堆垛结合。这种方式的首次应用出观在二年以前，为了能够满足移动电话的需要，美国一家公司在一个封装中堆垛了一个SMAM和一个闪存管芯。目前其方面已经扩展到包括DSP+SRAM+闪存，ASlC+存储器，图像处理+存储器等等。目前最常见的组件是标准的CSP和BGA器件，在现如今的生产厂商中可以采用与组装CSP和BGA相同或者相似的工具、材料，以及在单一管芯中组装中所采用的相同的工艺处理方式来进行组装操作。特别吸引人的是在无线通讯市场上，现在产品的生命周期小于一年，对于采用系统级芯片解决方式来说显得时间太短了，然而采用相对廉价的系统级组件就显得较为合适。对于采用系统级组件方式来说最大的挑战在于晶片或者说合格管芯的采购、装配工艺和价格的降低。系统级组件供应商通常情况下先制造一个管芯，然后再从其它各个供应商处采购其它的晶片或者说合格管和汽车应用领域中使用了二十年以上，但价格依然难以让人承受，现在通过综合使用相同失是应用

芯，最后将系统级组件发给半导体装配和测试(SAT)厂商进行装配。半导体装配和测试厂商在组装领域特别是在系统级组件方面做出了卓有成效的贡献和创新工作，在这方面他们走在了业界的前面。对半导体装配和测试厂商来说在集成方面的下一步挑战是以单一芯片来满足不同用户的各种需求，从而实现大规模生产所带来的经济效益和降低每单个器件的价格。增值服务能够提高经济效益，但它有别于传统的商务活动。它同时也将增加平均的销售价格(averagesellingprice简称ASP)增加存货和降低收益。它将使半导体装配和测试厂商避开与电子制造服务业(electronicsmanufacturingservices简称EMS)的相互竞争和管芯的操作方面，他们具有在组件装配和测试(有别于EMS现在所从事的这方面工作)的专业技术这些给予了半导体装配和测试厂商在与基于半导体供应商的用户进行商业往来时具有独特的优势在电子产品装配工艺过程中所面临的一项挑战是在一个极小的空间内需要堆垛二个到三个管芯，这需要的公差范围、非常小的工艺操作窗口和对有关的材料进行改善，以求实现较高的装配生产能力，目前。半导体装配和测试厂商的基本的工作范围是在晶圆，。很小业界所使用的是单一管芯的CSP器件。这些封装件被安置在一较大的窄条内，它能够包容100至300个封装件，这主要取决于封装件体积的大小，它可以容纳至少200至600个管芯，至少5000根引线键合，所有这一切被模压在一个腔体内。实际上，窄条具module简称MCM)，现在业界已经证明其装配效率相当高。除了管芯的价格，组件基片是对系统级组件在成本方面贡献最大的。幸运的是通常用于芯片规模封装(ChipScalePackages简称CSP)器件上的或者类似的基片，像一层、二层或者四层薄层片，以及一层金属铜／聚酰亚胺线带也同样能够用于系统级组件中，所以预期SOP价格会呈现出进一步下降的趋势现在，无铅组装特别是在大容量产品中正成为一项基本的挑战。无铅焊球在260~C的高温再流焊接中要求对材料，包括基压的化合物，进行认真仔细地选择，以求满足组件级以及系统级的可靠性要已经开发出了可以满足单一管芯的CSP器件和焊球阵列封装(BGA)器件的元铅解决方法。除此之外还开发出了能够满足系统级组件的元铅焊接方法。现通过大量的测试得到证明，这种无铅焊接方法与目前业界普有数百个管芯，呈现为一个大型多芯片模块(multichip。的要求，这对材料和装配工艺过程提出了一项新片、用于管芯粘接的环氧树脂和用于模求。现在，美国ChipPAC公司遍使用的铅锡低共熔点焊料球相比较，具有可显著提高板级可靠性的能力。4系统级芯片和系统级组件的市场系统级芯片和系统级组件的解决方案是可以相互补充的，而不是仅能够取其一种，它们可以服务于不同的市场部分。系统级芯片的市场目标是高性能的系统，它们具有相当长的生命周期，面对的市场范围很大。系统级组件的市场目标是无线通信、PDA装置和消费类产品，它所面对的市场范围相对较窄，产品的生命周期小于一年。系统级组件也能够用于满足快速的和中度集成的功能，这些功能以后可以被系统级芯片所替代，同样也可以被进一步集成进另外一个具有强大功能的系统级组件中去。目前，绝大多数封装人一个CSP器件中的系统级组件不能够耗散掉大于2瓦的总功耗，而在一个大型BGA器件中的作为一个大型管常大的，一个大型倒装芯片BGA的价格往往是一个CSP价格的5至10倍。对于系统级芯片和系统级组件来说，较高的组件装配量是一个关键。实现这一目标可以通过具有良好工艺性的设计和过程来达到对于其中的任何一项均不推荐采用返芯的系统级芯片封装，能够耗散掉高达10瓦的功耗。封装价格的差异是非控制，修技术。使用系统级组件的大量产品需要增加功能集成、不断地降低成本、采用最小和最薄的封装，以及使产品进入市场的时间最短。系统级组件在所有这些方面拥有令人瞩目的优点。它所使用的最新一代芯片已经被生产出来了，为数众多的供应地低于两个管芯的价格，或者说具有大量引脚数量的较大封装的价格。产品进入市场的时间被缩短到一个季度，因为仅有封装要受到，与系统级芯片不同的是要求进行新的硅设计和封装限定。此外，新一代商已经将价格降了下来。该组件的价格高于单一管芯封装的价格，但是显著限制的硅产品能够被安置在相同的封装中，这样能够从封装中以及缩小管芯提高产量中节省下费用。目前的系统级组件几乎有着与管芯同样大小的尺寸，或者说封装的每条边比最大的管芯大1．8mm。封装上管芯所占的面积在80％到100％之间。系统级组件在同一封装的开口内堆积两个或者更多的管芯，

在Z方向进行集成，这样就不必增加封装的底面积。虽然封装仅比所堆积的最大的管芯大20％，但是当采用两个管芯堆积时，管芯在封装上所占的面积比增加到170％，如果是三个管芯进行堆积的话，这一比例将增加到250％。这一情形说明了集成化的程度不仅仅依靠硅技术来实现。系统级组件不仅能够增加管芯的尺寸，最可喜的是将能够在封装面积上实现100％的硅覆盖。5系统级组件的厚度发展趋势当系统级组件堆积三个管芯的时候，整个封装的厚度尺寸没有增加，实际上从它原先的1．4mm不断地稳步下降，单一管芯的CSP封装的厚度现在已达到1．2mm。最终有望降至0．50mm。对于系统级组件来说，挑战来自于晶圆不断变薄以及更薄的基片。虽然目前对于200mm的晶圆来说晶圆厚度可以降低至0．150mm，现要求新设备在新一代的300mm的晶圆上也能够实现同样的厚度。如果要进一步降低厚度则需要对新技术进行投资，这些新技术包括化学机械抛光(chemicalmechanicalpolishing简称CMP)和等离子体蚀刻(plasmaetching)技术，它们可以将厚度降低到0．050mm，这样就能够满足未的要求。目前O．160mm厚的层状基片的厚度将进一步降低，为了能够满足未来更薄CSP组件的使用需要，更薄的基片像铜／聚酰亚胺带条的使用将进一步增加。愈来愈小和愈来愈薄的封装要求在非常精细间距内采用很小的焊球。为了能够满足未来的系统级组件的使用要求，目前通常绝大多数所使用的0．800mm的焊球间距和0．400mm的焊球直径，将减小到0．500mm的焊球间距和0．300mm的焊球来对系统级组件的直径。在装配这些组件的时候所碰到的挑战不会很多+125℃热循环条件下，经历800次循环后符合板级可靠性的要求。很小程中，球对疲劳现象非常的敏感，所以要求认真仔细地进行电路板的设计和精心挑选所用的材料。6系统级组件的选择方案系统级组件能够非常灵活地综合各种各样的管芯尺寸以及像引线键合和获得最佳的性能。另外通过使用已经具有的基础设备，可以将风险和费用降低到最小的程度。系统级组件(通，因为它能够满足最终产品所提出的包括在-40℃到的球直径和间距会导致在热循环过倒装芯片等组件互连技术，以求过它的结构形式)可以将较大的管芯堆积在底部位置，然后按顺序再将较小的管芯堆放在每个底部管芯的顶部位置，并依次类推。最新的进展包括在两个堆积的管芯之间使用垫片，这样可以允许两个相似尺寸大小的管芯堆积在一起或者说可以在较小尺寸的管芯顶部安置较大尺寸的管芯，可以整合成一体并且仍然采用引线键合技术。打开的另外一条通向集成的道路为：在一个封装内具有双倍的闪存(Flash)存储容量，为此不必等待下一代存储器的问世。通过堆积仅在两侧具有焊盘的存储管芯具有另外一项引人注目的特点，可以不通过垫片而相交堆积管芯，上面的管芯高出1．5mm已被证明具有高可靠性。通常情况下所堆积的管芯像DSP器件或者说ASIC器件，可以在超过1GHz的高频状态下很好地进行工作。这要求倒装芯片管芯与基片进行互连，因为引线键合技术是很诱人的。系统级组件可以非常灵活地采用较高价格的倒装芯片键合技术来满足高性能芯片的使用要求，也可以采用相对廉价的引线键合技本来满足使用工作频率较低的芯片的使用要求。这样可以在没有损失性能要求的前提下，降低了总的成本费用。在实际应用中常常要求在存储器中集成有许多的ASIC器件，或者说将其它的芯片集成人非常复杂的系统级组件之中。在必须使用具有中心键合焊盘的廉价的DRAM器件以及其它像ASIC和Flash芯片的应用场合中，系统级组件通过采用中心引线键合到达基片的方式能够提供这种性能。RF和ASIC器件可以通过采用引线键合和在基片的两侧采用倒装芯片的方式集成人很薄的封装之中。在许多应用中对性能和空间大小有一定的要求，在同一单元内要求不仅集成人芯片而且要在数字模块中集成人像电感等无源器件。RF模块要求在GHz级的高频范围内进行工作，这要求使用特殊电阻、电容和的高性能基片和倒装芯片互连技术。与之相反，数字模块要求采用常规的CSP基片和引线键合技术。系统级组件很容易将像CMOS、GaAs或者SiGe等互不兼容的