南京工程学院数电考试题

南京工程学院数电考试题一、填空题（本题10空,每空2分，共20分）1、将8421BCD码数（00110011）化成十进制数、八进制数、十六进制数2、常用的MSI组合逻辑模块有、、及、和等口3、某RAM芯片有个10个地址端和4个数据端的，其存储容量为4、PROM芯片出厂时，存储单元全存1（或0），使用时，允许用户根据需要把某些单元改写为0（或1），允许改写的次数为次二、化简题（每题3分，共9分）1、用公式法将化简为最简与或式。2、用图形法将化简为最简与或式。3、用图形法将式。化简为最简与或三、判断题（每题2分，共10分）判断下列各电路是否正确（输出波形，输出逻辑关系，参数选择及电路接法），正确的打J,错误的打某。（图中门电路为TTL型）口（a）（b）（c）(d)(e)四、试写出下列逻辑电路的逻辑函数表达式。（6分）五、某楼梯上、下各有一个开关A、B,用来控制楼道灯Z,要求上楼时，可在楼下开灯，上楼后可在楼上顺手关灯。下楼时，可在楼上开灯，下楼后可在楼下顺手关灯。设AB初始状态00时，灯不亮，2=0。试跟据人、B和Z的逻辑关系列真值表。（4分）口六、分别画出用下列方法实现逻辑函数的逻辑图（输入信号可为原变量或反变量）。（8分）（1）用最少的与非门实现；（2）用3线—8线译码器（逻辑符号如图所示）加适当门电路实现。七、试列出图（a）、图（b）所示电路的Qn+1的表达式，并对应下面所示的输入信号波形和时钟波形，画出Q1、Q2端的波形，设Q1、Q2的初始状态为0。（8分）口八、分析下图所示电路：（1）列出该电路的驱动方程，状态方程和输出方程；（2）列出电路的状态转换表；（3）画出电路的状态图和时序图；（4）并回答：该电路是同步还是异步时序电路？（16分）九、某集成十进制计数器的功能表及逻辑符号如下，试画出用复位法将其构成31进制计数器的电路图。（5分）十、用PLA实现下列逻辑函数（共8分）口（1）（4分）（2）（4分）十一、集成555定时器的功能表及其所构成的电路如下，试分析其构成何种应用电路，并画出uc、uo的波形。（6分）口、一、填空题（本题10空,每空2分,共20分）1、将8421BCD码数（01010111）化成十进制数、口二进制数、八进制数和十六进制数2、通过使能端的控制可以使TS与非门的输出实现逻辑功能或状态。3、某RAM芯片的存储容量为2048某4,该芯片有个地址端和个数据端。4、EPROM的阵列是可编程的，阵列是固定的。二、化简题（每题3分，共9分）1、用公式法将化简为最简与或式。2、用图形法将化简为最简与或式。3、用图形法将化简为最简与或式。口五、用两个水泵某、Y给矿井排水。如果矿井水位达到A(最低)，开动某就可以；如果水位达到B(中水位)，需开动Y；如果水位达到C(最高)，则某和Y必须同时开动。试根据某、Y口1、F=A(B+)+(+C)+BCDE+(D+E)F2、F=AD+C+B+A(B+)+BC+ADEF=A(B+)+(+C)+BCDE+(D+E)FA+BD+DCE+D5、F=F=7、Y=AB+A口+AB口CD+BCD+用卡诺图法化简逻辑函数：口1、Y=A+BCD+D+A+BD2、Y=A+BD+BC+BD.口3、Y=C+AB+B口4、F=£m(1,3,8,9,10,11,14,15)5、F=£m(0,1,2,3,4,6,7,8,9,10,11,14)□6、F(A,B,C,D)=Sm(0,1,4,9,12,13)+^d(2,3,6,7,8，10、11、14)3逻辑门电路填空题：1、与非门的逻辑功能为2、对于与非门闲置输入端可直接与连接。3、三态门的“三态”指,和4、TTL与非门输入级由组成。两个OC门输出端直接接在一起称为5、TTL与非门电压传输特性曲线分为区、区、区、区。6、TTL与非门的uIWUOFF时，与非门，输出，uINUON时，与非门，输出口7、TTL与非的VOFF称为，VON称为口8、具有推拉输出结构TTL门电路的输出端不允许直接9、在TTL与非门,异或门,集电级开路门,三态门中,为实现线与逻辑功能应选用,要有推拉式输出级，又要能驱动总线应选用门。10、TTL或非门多于输入端的处理是选择题：1、在数字电路中,晶体管的工作状态为：()A、饱和；B、放大；C、饱和或放大；D、饱和或截止2、三极管可靠截止的条件是()A、UBEW0B、UBE〉0C、UBE=0、7V3、下列图中的逻辑关系正确的是()A、Y=B、Y=ABCC、Y=4、下列图中的逻辑关系正确的是（）AA、Y=B、Y=C、Y=A、Y=6、B、Y处于悬浮状态C、Y=A、Y=B、Y处于悬浮状态C、Y二口7、对于TTL与非门闲置输入端的处理，下列说法错误的是口人、接电源B、通过电阻3k。接电源&接地口、与有用输入端并联8、下面各图中输出为高电平的是（）9、在不影响逻辑功能的情况下，TTL与非门的多余端可（）口人、接电阻8、悬空&接低电平口10、能够通过并联输出端实现线与的门电路是（）A、普通与非门B、三态门C、集电极开路门口11、对于MOS门电路，多余端不允许（）人、悬空8、与有用端并联C、接电源口、接低电平口12、通常，具有同样功能的TTL电路比CMOS电路工作速度（）A、高B、低C、差不多口判断：1、与非门的逻辑功能是：有0出1，全1出0。（）2、三态门的三种状态分别为：高电平、低电平、不高不低的电压。（3、一般TTL门电路的输出端可以直接相连，实现线与。（）4、集电极开路门可实现线与。（）5、CMOS门电路的输入端悬空时相当于按逻辑1。（）口）画波形图：1、已知各逻辑门输入A、B和输出F的波形如下图所示写出F的逻辑表达式并画出逻辑电路。2、对应于图（a）、（b）所示的各种情况，分别画出输出Y的波形。口4组合逻辑电路填空题：1、组合逻辑电路没有功能。2、数字电路按照是否有记忆功能通常可分为两类：、3、优先编码器的编码输出为码，如编码输出A2A1A0=011,可知对输入的进行编码。口4、对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。5、竞争冒险的判断方法，选择题：1、在下列逻辑电路中，不是组合逻辑电路的有（）。A、译码器B、编码器C、全加器D、寄存器口2、以下各电路中，属于组合逻辑电路的是：（）A、定时器；B、译码器；C、寄存器；D、计数器口3、用口位二进制代码对2n个信号进行编码的电路是（）口A、三一十进制编码器B、三进制译码器*二进制编码器4、若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位。A、5、B、6C、10D、505、74LS138译码器有（）。口A、三个输入端，三个输出端；8、八个输入端，八个输出端；C、三个输入端，八个输出端；口、八个输入端，三个输出端。口6、八路数据分配器，其地址输入端有（）个。A、1B、2C、3D、47、一个8选1多路选择器，输入地址有（）。A、2位B、3位C、4位D、8位口8、一个16选1多路选择器输入地址有（）°A、2位B、3位C、4位D、8位口判断：1、用二进制代码表示某一信息称为编码，反之，把二进制代码所表示的信息翻译出来称为译码。（）2、优先编码只对优先级别高的信息进行编码。（）3、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）4、编码与译码是互逆的过程。（）5、当输入9个信号时，需要3位的二进制代码输出。（）6、数据选择器和数据分配器的功能正好相反，互为逆过程。（）分析电路：1、根据逻辑图，写出逻辑函数,并画出Y的波形。口2、写出图中所示组合电路输出函数F的表达式，列出真值表，分析逻辑功能。3、八路数据选择器构成的电路如图所示，A2、A1、A0为数据输入端，根据图中对D0~D7的设置，写出该电路所实现函数Y的表达式。口4、分析右图8选1数据选择器的构成电路，写出其逻辑表达式。设计电路：1、为提高报警信号的可靠性，在有关部位安置了3个同类型的危险报警器，只有当3个危险报警器中至少有两个指示危险时，才实现关机操作。试画出具有该功能的逻辑电路。2、设计一个故障显示电路，要求：（1）两台电机同时工作时F1灯亮；口（2）两台电机都有故障时F2灯亮；（3）其中一台电机有故障时F3灯亮。3、某车间有A、B、C、D四台发电机，今要求（1）A必须开机（2）其他三台电动机中至少有两台开机，如不满足上述要求，则指示灯熄灭。试用与非门完成此电路。4、2.试用74LS138和适当门电路实现逻辑函数L（A、B、C）=（0、2、3、4、7）5、用3线-8线译码器和门电路设计组合逻辑电路，使Y=BC+AB7、试用8选一数据选择器实现组合逻辑函数Y（A，B，C，D）=Sm（4，5，10，12，13）。5时序逻辑电路填空题：1、组合逻辑电路由各种组成；而时序逻辑电路由和组成，且必不可少，它主要由组成。2、一个触发器可以存放位二进制数。3、触发器有两个互补的输出端Q、，定义触发器的1状态为，0状态为，可见触发器的状态指的是端的状态。4、触发器具有功能，常用来保存信息。5、触发器的逻辑功能可以

用、、、来描述。6、触发器有个稳态，存储8位二进制信息要个触发器。7、同步RS触发器中R、S为电平有效，基本R、S触发器中R、S为电平有效。8、时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。9、计数器按进制不同分为、、10、计数器按增减趋势分有、和计数器。11、寄存器按照功能不同可分为两类：寄存器和寄存器。12、移位寄存器的移位方式有、和选择题：1、触发器（）A、有两个稳定状态B、一个稳定状态，一个暂稳态C、无稳定状态口2、D触发器的逻辑功能有（）口A、置0、置限置0、置1、保持C、置0、置1、保持、计数口3、对于D触发器，欲使Qn+1=Qn，应使输入口=（）口A、0B、1C、QD、4、为实现将JK触发器转换为D触发器，应使（）口A、J=D,K=B、K=D,J=C、J=K=DD、J=K=5、下列逻辑电路中为时序逻辑电路的是（）A、变量译码器B、加法器C、数码寄存器D、数据选择器6、同步时序逻辑电路中，所有触发器的时钟脉冲是（）A、在同一个时钟脉冲的控制下口B、后一个触发器时钟脉冲是