第4章 半导体存贮器

第四章半导体存贮器§4.1概述§4.2读写存贮器(RAM)§4.3只读存贮器(ROM)习题§4-1概述

一、存贮器的分类根据存贮器是设在主机内部还是外部,分为内部存贮器(简称内存)和外部存贮器(简称外存)。内存用来存贮当前运行所需要的程序和数据,以便直接与CPU交换信息。1.读写存贮器RAM

读写存贮器(RAM)按其制造工艺又可以分为双极型RAM和金属氧化物RAM。

(1)双极型RAM

双极型RAM的主要特点是存取速度快,通常在几到几十(ns)纳秒。(2)金属氧化物(MOS)RAM

用MOS器件构成的RAM又可分为静态读写存贮器(SRAM)和动态读写存贮器(DRAM)。①静态RAM的主要特点是其存取速度几十到几百纳秒(ns)。②动态RAM的存取速度与SRAM的存取速度差不多。2.只读存贮器ROM

(1)掩模工艺ROM

这种ROM是芯片制造厂根据ROM要存贮的信息,设计固定的半导体掩模版进行生产的。(2)可一次编程ROM

为了使用户能够根据自已的需要来写ROM,厂家生产了一种PROM。允许用户对其进行一次编程——写入数据或程序。二、存贮器的主要性能指标1.存贮容量这里我们指的是存贮器芯片的存贮容量。不同的存贮器芯片,其容量不一样。通常用某一芯片有多少个存贮单元,每个存贮单元存贮若干位来表示。2.存取时间当我们拿到一块存贮器芯片的时侯,可以从其手册上得到它的一个重要的技术指标——存取时间。即存取芯片中某一个单元的数据所需要的时间。

3.可靠性微型计算机要正确地运行,则必然要求存贮器系统具有很高的可靠性。内存的任何错误就足以使计算机无法工作。而存贮器的可靠性是直接与构成它的芯片有关。目前所用的半导体存贮器芯片的平均故障间隔时间(MTBF)大概在5×106～108小时左右。4.功耗功耗低的存贮器芯片构成内存的总功耗也会低。这样不仅可以减少对电源容量的要求,而且还可以提高存贮系统的可靠性。5.价格在构成内存时所选用的芯片除上面提到的要求外,即在存取速度、可靠性等方面的要求外,芯片的价格要尽量便宜。§4-2读写存贮器(RAM)

一、静态读写存贮器(SRAM)1.概述静态读写存贮器(SRAM)使用十分方便,在微型计算机领域获得了极其广泛的应用。现以一块典型的SRAM芯片为例说明其外部特性及工作过程。

(1)8k×8bit的CMOSRAM芯片现以6264(或6164)芯片为例,说明其引线功能。该芯片的引出脚图表示在图4-1。图4-16264引出脚图①引线功能6264(6164)有28条引出线,它们包括:A0～A1213条地址信号线。D0～D78条双向数据线。CS1,CS2为两条选片信号的引线。OE为输出允许信号。WE是写允许信号。

表4-16264真值表

②6264(6164)的工作过程

从表4-1可以看到,当写入数据时,其过程为在芯片的A0～A12

上加上要写入单元的地址;在D0～D7上加上要写入的数据;CS1和CS2同时有效;在WE上加上有效的低电平。此时OE可为高也可为低。这样就将数据写到了地址所选中的单元中。其过程如图4-2所示。

图4-2数据写入波形当要从芯片中某单元读出数据时,其过程就是:A0～A12加上要读出单元的地址,CS1和CS2同时有效;OE有效为低电平;WE为高电平。则数据即可读出。其简单的定时波形如图4-3所示。顺便提及的是这类CMOS的RAM芯片功耗极低。在未选中时仅10微瓦,在工作时也只有15mW(毫瓦)。而且只要电压在2V以上即可保存数据不会丢失(NMC6164数据)。因此,很适合用于电池供电的不间断供电的RAM电路使用。图4-3读数据波形2.连接使用对于使用人员来说,在了解存贮器芯片的外部特性之后,重要的是必须掌握存贮器与总线的连接,按照用户的要求—主要是按规定的内存地址范围,将存贮器芯片正确的接到总线上。前面已经提到,芯片的选片信号是由高位地址和控制信号译码形成的,由它(们)来决定该芯片在内存的地址范围。决定芯片存贮地址空间的方法:(1)全地址译码方式全地址译码方式是使存贮器芯片的每一个存贮单元唯一地占据内存空间的一个地址。或者说利用地址总线的所有地址线来唯一地决定存贮芯片的一个单元。我们来看图4-4的芯片连接图。从图4-4可以看到6264这一8k字节的芯片唯一地占据内存地址空间从F0000H到F1FFFH这8k空间。芯片的每一个存贮单元唯一地占据上面所指出地址中的一个地址。该图用在CPU最大模式下。图4-46264全地址译码连接图4-56264的另一种译码(2)部分地址译码方式首先,让我们看一下图4-6所示的6264的连接图。分析图4-6所示的连接图,可以发现,此时的8k字节芯片6264所占的内存地址空间为:

DA000H～DBFFFH

DE000H～DFFFFHFA000H～FBFFFH

FE000H～FFFFFH图4-6部分译码方式连接3.存贮器的定时讨论存贮器的定时,其目的在于,当了解存贮器的定时关系后,能使我们合理地选择存贮器芯片。当存贮器的读写时间比较长,采用什么方法可以使慢速的存贮器芯片适应快速CPU的要求,更进一步可以指导我们如何去找出存贮器在使用过程中的故障。(1)存贮器的写定时这里面包括两个方面的内容:其一是存贮器芯片所要求的定时时间。如图4-2所描述的那样。图4-7是最小模式下的存贮器定时,在最大模式下,情况是类似的。在CPU的写总线周期里,CPU送出地址信号由ALE锁存在总线上,直到T4期间地址信号消失。对于CPU写存贮器操作略精确地估算应当满足如下三个不等式,即:4T＞twc

2T-TwL+Twh＞tw

2T-Tdd+Twh＞tDw

CPU提供的三个主要定时时间一定要满足(大于)存贮器芯片所要求的时间。对照图4-2和图4-7是不难看出的。图4-78088存贮器的定时图(2)存贮器的读定时参看图4-3和图4-7,读定时与写定时很类似,其基本出发点就是必须满足CPU所提供的时间大于存贮器芯片所要求的时间。只有这样才能保证可靠地读出数据。粗略地估算仍可用4T＞tRC来进行。只要留有一定的富裕量,这种估算是十分方便的。利用图4-3存贮器要求的定时时间和图4-7CPU读操作时提供的定时时间,还可以更精确地加以估算,当满足下述不等式时,原则上可以正确地读出数据:4T＞tRc

3T-Tad-Tds＞toE

2T-TRL-Tds＞tco4.静态RAM连接举例上面已经提到,当RAM与系统相连接构成内部存贮器时,有两种常用的地址译码选择方式。目前最经常使用的是全地址译码方式。实现全地址译码可以用前面已使用的门电路;可以用现成的译码器芯片;可以用后面要讲到的ROM;也可以用PAL或GAL。2k×8bit芯片(6116)的引线图如图4-8所示。图4-86116引线图利用8088的地址线A0～A19,控制信号线及译码器,可以将两片6116芯片连接在其内存空间的任何一个4k字节的区域。其中,译码器是74LS138。两片6116与8088最大模式下总线信号连接图如图4-9所示。在图4-9中,使用了一块3-8译码器芯片(74LS138或8205)。可以使两片6116所占的内存地址范围安排在7C000H～7CFFFH。图4-9所示的RAM连接是一种连接方式。

图4-9两片6116的连接图4-102164引线图二、动态读写存贮器(DRAM)1.概述动态读写存贮器(DRAM),以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用。目前,64Mbit的DRAM芯片已做为商品出售。(1)动态存贮器芯片2164A的引线2164A是一块64k×1bit的DRAM芯片,与其相类似的芯片有许多种如3764,4164等等。这种存贮器芯片引线上与SRAM有所不同,请读者注意。2164A的引线如图4-10所示。

A0～A7为地址输入端。在DRAM芯片的构造上,芯片上的地址引线是复用的。动态存贮器芯片上的地址引线是复用的,CPU对它寻址时的地址信号分成行地址和列地址,分别由芯片上的地址线送入芯片内部进行锁存、译码而选中要寻址的单元。

DIN和DOUT分别是芯片上的数据线。

RAS为行地址锁存信号,利用该信号将行地址锁存在芯片内部的行地址缓冲寄存器上。

CAS为列地址锁存信号,利用该信号将列地址锁存在芯片内部的列地址缓冲寄存器上。

WE为写允许信号,当该信号为低电平时,允许将数据写入。(2)DRAM的工作过程①读出数据当由DRAM芯片读出数据时,首先送出行地址加在A0～A7上,而后送出RAS锁存信号,该信号的下降沿将行地址锁存在芯片内部。接着将列地址加到芯片的A0～A7上,再送CAS锁存信号,该信号的下降边将列地址锁存在芯片内部。保持WE=1,则在CAS有效期间(低电平)数据输出并保持。其过程如图4-11所示。图4-11DRAM数据读出过程②写入数据当需要将数据写入时,前面的过程,即锁存地址的过程与读出数据一样,行列地址先后由RAS和CAS锁存在芯片内部。同时,WE有效(为低电平),加上要写入的数据,则将该数据写入选中的存贮单元,如图4-12所示。图4-12DRAM的写入过程③刷新动态RAM一个重要的问题是它所存贮的信息必须定期进行刷新。因为DRAM所存贮的信息是放在芯片内部的电容上的,每比特信息存放在一个小电容上。由于电容要缓慢地放电,时间久了就会使存放的信息丢失。将动态存贮器所存放的每一比特信息读出并照原样写入原单元的过程称为动态存贮器的刷新。通常DRAM要求每2～4ms刷新一次。图4-13中,CAS保持无效,只利用RAS锁存行地址进行刷新。图4-13DRAM的刷新波形2.实现DRAM的刷新从上面的叙述中可以看到,动态存贮器在读写及刷新过程中所用到的控制信号RAS、CAS、WE等,它们相互间有着一定的定时关系,而CPU总线上并未能提供这些信号。(1)行列控制信号的形成为了说明PC/XT微型机行(RAS)列(CAS)

等控制信号的形成,将形成它们的简要电路图表示在图4-14上。图4-14PC/XT微型机DRAM行(RAS)列(CAS)形成电路(2)DRAM的读写

PC/XT微型机DRAM读写简化电路图如图4-15所示。图中只画出一个64k字节的DRAM组,而且省略了内存的硬件奇偶校验电路。图4-15DRAM读写简化电路(3)刷新在PC/XT微型机中,DRAM刷新是利用DMA实现的。首先,利用可编程定时器8253的计数器1,每15.12μs产生一次DMA请求。该请求加在DMA控制器8237的0通道上。3.准静态存贮器芯片静态存贮器不用刷新,使用很方便,但集成度低,功耗大。而动态存贮器刚好与之崐相反。于是,有人就想是否可以生产一种将刷新控制放在动态存贮芯片内部的动态存贮器芯片。这种芯片就外部特性来看,十分类似静态存贮器,而其内部构造却是动态存贮器结构。故将这种存贮器称为准静态存贮器。§4-3只读存贮器(ROM)

一、EPROM

这是一种可以擦去重写的只读存贮器。通常是用紫外线对其窗口进行照射,即可把它所存贮的内容擦去。之后,又可以用电的方法对其重新编程,写入新的内容。一旦写入,其存贮的内容可以长期(几十年)保存,即使去掉电源电压,也不会影响到它所存贮的内容。1.2764EPROM的引线2764是一块8K×8bit的EPROM芯片,只要我们在连接使用上稍加注意,它的引线与前面提到的RAM芯片6264是可以兼容的。这对于使用者来说是十分方便的。在软件调试时,将程序先放在RAM中,以便在调试中修改。一旦调试成功,即可把程序固化在EPROM中,将EPROM插在原RAM的插座上即可正常运行。这是系统设计人员所希望的。EPROM的制造厂家已为用户提供了许多种不同容量、能与RAM相兼容的EPROM片供使用者选用。2764的引线图如图4-16所示。图4-162764引线图

A0～A12为13条地址信号输入线。决定了芯片的容量为8K个单元。

D0～D7为8条数据。表明芯片的每个存贮单元存放一个字节(8位二进制数)。在其工作过程中,D0～D7为数据输出线;当对芯片编程时,由此8条线输入要编程的数据。

CE为输入信号,当它有效(低电平)时,能选中该芯片。故CE又称为选片信号(或允许芯片工作信号)。

OE是输出允许信号,当OE为低时,芯片中的数据可由D0～D7输出。

PGM为编程脉冲输入端。当对EPROM编程时由此加入编程脉冲,编程过程见后。读时PGM为1。

2.2764的连接使用2764在使用时,仅用于将其存贮的内容读出。其过程与RAM的读出十分类似。即送出要读出的地址,然后使CE和OE均有效(低电平)。则在芯片的D0～D7上就可以输出要读出的数据。其过程如图4-17所示。

EPROM2764芯片与8088总线的连接图如图4-18所示。图4-17EPROM的读出时序图4-182764的连接图3.2764的编程

EPROM的一个重要优点就在于它可以擦除,在其存贮的内容擦除后可以编程写入新的内容。这就为用户调试和修改程序带来极大的方便。EPROM的编程过程如下:(1)擦除如果EPROM芯片是刚出厂的新芯片,则它是干净的。干净的标志通常是每一个存贮单元的内容都是FFH。(2)编程

EPROM的编程有两种方式,即标准编程和灵巧编程两种方式。①标准编程标准编程的过程为:使Vcc为+5V,Vpp加上+21V。而后,加上要编程的单元地址,数据线上加上要写入的数据,使CE保持低电平,OE为高电平。②灵巧编程标准编程中,每写入一个字节需要50ms左右的时间,对于2764来说共需七、八分钟时间。而且芯片容量愈大,花的时间就愈多。另一方面,编程脉冲愈宽,芯片功耗愈大,愈易于损坏芯片。为此,提出灵巧编程方式。灵巧编程方式要比标准编程快5倍左右。同时,这种方式编程有更高的可靠性和安全性。该方法的时序图及程序流程图,分别由图4-19和图4-20所示。图4-19灵巧编程时序图图4-20EPROM灵巧编程流程图二、EEPROM(E2PROM)EEPROM就是电擦除可编程只读存贮器的英文缩写。EEPROM在擦除及编程上比EPROM更加方便。因为EPROM在擦除时,必须将芯片取下,放在特定的紫外线灯之下进行照射,而EEPROM可以进行在线擦除,使用起来极为方便。

1.典型EEPROM芯片介绍

EEPROM以其制造工艺的不同及芯片容量的大小不同有多种型号。有的与相同容量EPROM完全兼容,例如2816与2716就完全兼容。有的则具有自己的特点。我们仅以其中一种芯片为例加以说明。读者在掌握了这种芯片的使用之后,对类似的芯片也就不难理解和使用了。现在以8k×8bit的EEPROMNMC98C64A为例来加以说明。这是一片CMOS工艺的EEPROM芯片,其引出线如图4-21所示。图4-2198C64A引线图2.98C64A的工作过程

EEPROM98C64A主要