计算机组成原理复习题

...wd......wd......wd...第二章设ｘ＝2010×0.11011011,ｙ＝2100×(－0.10101100),求ｘ＋ｙ。[解:]为了便于直观理解,假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它们的浮点表示分别为[ｘ]浮＝00010,0.11011011[ｙ]浮＝00100,1.01010100<1>求阶差并对阶△E＝Eｘ－Eｙ＝[Eｘ]补＋[－Eｙ]补＝00010＋11100＝11110即△E为－2,ｘ的阶码小,应使Mｘ右移两位,Eｘ加2,[ｘ]浮＝00100,0.00110110(11)其中(11)表示Mｘ右移2位后移出的最低两位数。<2>尾数求和0.00110110(11)＋1.01010100────────────────1.10001010(11)<3>规格化处理尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为1.00010101(10),阶码为00011。<4>舍入处理采用0舍1入法处理,则有1.00010101＋1────────────────1.00010110<5>判溢出阶码符号位为00,不溢出,故得最终结果为ｘ＋ｙ＝2011×(－0.11101010)第三章存储器1、课本作业：P101：3，4题2.、cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求主存储器周期是多少cache命中率是多少解：因为：ta=tc/e所以：tc=ta×e=60×0.85=510ns(cache存取周期)tm=tc×r=510×4=204ns(主存存取周期)因为：e=1/[r+(1–r)H]所以：H=2.4/2.55=0.943、SRAM芯片有17位地址线和4位数据线。用这种芯片位32位字长的处理器构成1M×32位的存储器，并采用模块板构造。问〔1〕假设每个模块板为256K×32位，需要几块板〔2〕每块板内共需多少片这样的芯片。〔3〕整个存储器需用多少这样的芯片。〔4〕哪些地址线作为片选信号线。第四章指令系统1、指令格式如下所示，其中OP为操作码，试分析指令格式特点。1812109540OP———源存放器目标存放器解：单字长二地址指令。操作码字段OP可以指定27=128条指令。源存放器和目标存放器都是通用存放器〔可分别指定32个〕，所以是RR型指令，两个操作数均存在存放器中。这种指令构造常用于算术逻辑类指令。2、指令格式如下所示，OP为操作码字段，试分析指令格式的特点。15107430OPX源存放器基值存放器位移量〔16位〕OPX源存放器基值存放器位移量〔16位〕解：〔1〕双字长二地址指令，用于访问存储器。〔2〕操作码字段OP为6位，可以指定26=64种操作。〔3〕一个操作数在源存放器〔共16个〕，另一个操作数在存储器中〔由基值存放器和位移量决定〕，所以是RS型指令。〔4〕X两位，说明有4种寻址方式第五章1.某计算机有如下部件：ALU，移位器，主存M，主存数据存放器MDR，主存地址存放器MAR，指令存放器IR，通用存放器R0——R3，暂存器C和D。请将各逻辑部件组成一个数据通路，并标明数据流向。画出“ADDR1，〔R2〕+〞指令的指令周期流程图，指令功能是〔R1〕+〔〔R2〕〕→R1。移位器MDRR0移位器MDRR0IRR1PCR1PCMMR2CR2CMARR3MARR3D图B6.2解：〔1〕各功能部件联结成如以下列图数据通路：移位器MDRR0IR移位器MDRR0IRR1PCR1PCMR2CALU+1MR2CMARR3DMARR3D图B6.4〔PC〕→MAR〔2〕此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果放在R1〔PC〕→MARM→M→MDR→IR，〔PC〕+1PC+1，为取下条指令做好准备译码译码〔R1〕〔R1〕→C〔R2〕〔R2〕→MARM→MDR→D=3\*GB3③M→MDR→D〔C〕+〔D〕〔C〕+〔D〕→R1=4\*GB3④图B6.5(说明)：①：取R1操作数→C暂存器。②：送地址到MAR。③：取出内存单元中的操作数→D暂存器。④：相加后将和数→R1。2、CPU构造如图B9.1所示，其中有一个累加存放器AC，一个状态条件存放器，各局部之间的连线表示数据通路，箭头表示信息传送方向。标明图中四个存放器的名称。简述指令从主存取到控制器的数据通路。简述数据在运算器和主存之间进展存/取访问的数据通路。图B9.1a为数据缓冲存放器DR，b为指令存放器IR，c为主存地址存放器，d为程序计数器PC。主存M→缓冲存放器DR→指令存放器IR→操作控制器。主存M→缓冲存放器DR→指令存放器IR→操作控制器。(3)存贮器读：M→DR→ALU→AC存贮器写：AC→DR→M3、参见图B12.1的数据通路，画出数据指令“STA,R1,(R2)〞的指令周期流程图，含义是将存放器R1的内容传送至〔R2〕位地址的贮存单元中。标出各微操作信号序列。PC→ARPCO，G，ARiPC→ARMM→DRR/W=1(读)DR→IR取指DRO，G，IRDR→IR译码R2→ARR2O，G，ARR2→AR执R1R1→DR指R1O,G,DRi令DR→MR/W=0(写)DR→M图B12.3第七章1、某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查找时间为60ms，每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。解：2400转/分=40转/秒平均等待时间为：1/40×0.5=12.5〔ms〕 磁盘存取时间为：60ms+12.5ms=72.5ms 数据传播率：Dr =rN,N=96Kbit,r=40转/秒Dr=rN=40×96K=3840K(bit/s)2、一台活动头磁盘机的盘片组共有20个可用的盘面，每个盘面直径18英寸，可供记录局部宽5英寸，道密度为100道/英寸，位密度为1000位/英寸〔最内道〕，并假定各磁道记录的信息位数一样。问：〔1〕盘片组总容量是多少兆位〔2〕假设要求数据传输率为1MB/s，磁盘机转速每分钟应是多少转。解：〔1〕每个磁道的位数Sn＝1000×2×〔18/2－5〕×3.14总容量＝面数×磁道数×Sn＝20×〔100×5〕×Sn〔2〕转速＝数据传输率/Sn＝1MB/Sn/60第八章1、参见图，这是一个二维中断系统，请问：在中断情况下，CPU和设备的优先级如何考虑请按降序排列各设备的中断优先级。假设CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态是什么如果CPU的执行设备D的中断服务程序，IM0,IM1,IM2的状态又是什么每一级的IM能否对某个优先级的个别设备单独进展屏蔽如果不能，采取什么方法可到达目的假设设备C一提出中断请求，CPU立即进展响应，如何调整才能满足此要求解：在中断情况下，CPU的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU执行设备B的中断服务程序时IM0IM1IM2=111；