FPGA设计与VHDL实现 课件 FPGA设计与VHDL实现 课件 ch04 VHDL设计初步

FPGA设计与VHDL实现VHDL设计初步第四章英特尔FPGA中国创新中心系列丛书普通高等教育”十三五”规划教材01VHDL简介VHDL简介VHDL是种标准化程度较高的硬件描述语言，它源于美国国防部CDOD)提出的超高速集成电路计划，其目的是为了在各个承担国防部订货的集成电路厂商间建立个统的设计数据和文档交换格式，其名字的全称是超高速集成电路硬件描述语言。VHDL简介•1983年VHDL语言正式提出。•1987年IEEE将VHDL采纳为标准，即"IEEEStd1076-987",从而使VHDL成为硬件描述语言的业界标准之一，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具支持VHDL。•1993年，IEEE对VHDL做了修订，从更高的抽象层次和系统描述能力上扩展了VHDL的功能，公布了新版本的VHDL标准，即"IEEEStd1076一1993"版本。•1997年，VHDL综合程序包"IEEEStd1076.3-1997"发布。VHDL简介•2002年IEEE公布了更新的VHDL标准版本，即"IEEEStd1076VHDL的出现是为了适应数字系统设计日益复杂的需求，以及设计者在设计可重用、可移植性方面提出的更高的要求，目前VHDL已被广泛用于电路与系统设计、数字逻辑综合、电路仿真等领域，可胜任数字系统的结构、行为、功能描述。同时，随着技术和工艺的进步，VHDL语言也不断更新，以跟上时代的发展和进步。VHDL简介概括地说，VHDL语言具有以下特点。1.语法严谨，结构规范，移植性强。VHDL语言是种被IEEE标准化的硬件描述语言，几乎被所有的EDA工具所支持，可移植性强，便于多人合作进行大规模复杂电路的设计；VHDL语言语法严谨、规范，具备强大的电路行为描述能力，尤其擅长于复杂的多层次结构的数字系统设计。VHDL简介2.数据类型丰富：VHDL有整型、布尔型、字符型、位型(B心、位矢掀型(Bit_Vector)、时间型(Time)等数据类型，这些数据类型具有鲜明的物理意义，VHDL也允许设计者自己定义数据类型，自己定义的数据类型可以是标准数据类型复合而成的枚举、数组或记录(Record)等类型。VHDL简介3.支持层次结构设计：VHDL适于采用Top-down的设计方法，对系统进行分模块、分层次描述，同样也适于Bottom-up的设计思路；在对数字系统建模时支持结构描述、数据流描述和行为描述，可以像软件程序那样描述模块的行为特征，这时设计者注意力可以集中在模块的功能上，而不是具体实现结构上。设计人员可根据需要灵活地运用不同的设计风格。VHDL简介4.独立于器件和设计平台：V印卫，具有很好的适应性，其设计独立于器件和平台，可迅速移植到其他平台或其他器件，用户在设计时对器件结构与细节可不用考虑。VHDL简介5.便于设计复用：VHDL提供了丰富的库、程序包，便于设计复用，还提供了配置、子程序、函数、过程等结构便于设计者构建自己的设计库。VHDL简介VHDL的出现是为了适应数字系统设计日益复杂的需求，以及设计者在设计可重用、可移植性方面提出的更高的要求，目前VHDL已被广泛用于电路与系统设计、数字逻辑综合、电路仿真等领域，可胜任数字系统的结构、行为、功能描述。同时，随着技术和工艺的进步，VHDL语言也不断更新，以跟上时代的发展和进步。02VHDL组台电路设计VHDL组台电路设计1.用VHDL设计三人表决电路电路表示的逻辑函数可表示为：f=ab+be+ac。2.用VHDL设计二进制加法器加法器也是常用的组合逻辑电路。3.用VHDL设计BCD码加法器BCD码加法器，采用的是逄十进一的规则。VHDL组台电路设计从书写形式看VHDL程序具有以下特点。1.VHDL每个语句的最后一般用分号（；）结束。2.VHDL程序书写格式自由，可通过增加空格、转行等提高程序的可读性。3.以“一“开始的语句为注释语句，用来增强程序的可读性和可维护性，注释语句不参与编译。4.VHDL关键字（或称为保留字）对大小写不敏感（大写、小写均可）。VHDL组台电路设计有关的VHDL语法如下。1.INTEGER数据类型。将输入数据a、b,输出数据sum定义为INTEGER(整数）数据类型，INTEGER型数据是VHDL的10种标准数据类型之一，不须做任何声明即可使用。INTEGER型的数可包括正整数、负整数和零。在可综合的设计中，要求用RANGE语句限定其取值范围，这样综合器会根据所限定的范围来决定表示此信号或变量的二进制位数。比如在上面的例子中，a、b(RANGEOTO16)会用4位二进制数表示，sum(RANGEOTO32)会用5位二进制数表示。03VHDL时序电路设计VHDL组台电路设计1.用VHDL设计D触发器

时序电路最基本的器件是触发器，。2.用V