IPI 可改善设计输入生产力和多核 Aurora 设计的资源优化

IPI可改善设计输入生产力和多核Aurora设计的资源优化赛灵思的IPIntegrator工具可帮助您改善设计输入生产力和多核Aurora设计的资源优化。客户在必须由单个FPGA实现的大型设计中使用多个知识产权(IP)实例时，面临的主要挑战之一是如何在整个系统中有效共享资源。赛灵思Aurora串行通信内核的共享逻辑特性使用户可以在多个实例中共享资源。Vivado®设计套件中的IPIntegrator工具对于充分利用共享资源至关重要。电子行业正快速转向高速串行连接解决方案，同时逐渐舍弃并行通信标准。行业标准串行协议具有固定的线路速率和确定的信道宽度，有时无法充分利用千兆位串行收发器的功能。Aurora是赛灵思的高速串行通信协议，一直在行业内非常受欢迎。当某些应用领域中的行业协议实现过程太过复杂或者太耗费资源时，Aurora通常是首选方案。Aurora能实现低成本、高数据速率的可扩展IP解决方案，可用于灵活地构建高速串行数据通道。需要同时对线路速率和通道宽度进行扩展的高性能系统和应用正在期待将Aurora作为解决方案。此外，Aurora还被应用于ASIC设计以及包含多块FPGA的系统（用背板传输千兆位的数据）中。Aurora采用简单的帧结构，并具有协议扩展流量控制功能，可用于封装现有协议的数据。它的电气要求与产品设备兼容。赛灵思提供Aurora64b66b和Aurora8b10b内核，作为Vivado设计套件IP目录的一部分。IPI工具将内核作为顶层模块进行可视化。标准接口之间的连接现在更加直观和智能化，在有些情况下甚至可实现自动化。VivadoIPIntegrator(IPI)是用于复杂多核系统中资源优化的重要工具。就这一点而言，IPI将帮助您充分利用Aurora64b66b和Aurora8b10b内核中的共享资源，尤其是“共享逻辑”特性。为了方便起见，我们重点介绍Aurora64b66bIP，同时您要了解类似技术也适用于Aurora8b10b内核。AURORA的共享资源一览

图1是Aurora64b66b内核的典型方框图。突出显示部分为时钟资源，例如混合模式时钟管理器(MMCM)、BUFG和IBUFDS；以及千兆位收发器(GT)资源，例如GTcommon和GT通道，在图中标示为赛灵思7系列器件双路设计的GT1和GT2。

图1：Aurora64b66b内核的典型方框图就像Kintex®-7FPGAKC705评估套件那样，典型16路Aurora64b66b内核所需的时钟和GT资源已在表1中列出。

表1–Kintex-7FPGAKC705评估套件上的时钟和GT资源利用率FPGA中的时钟和GT资源取决于所选的器件和封装类型。多个IP内核经常要求在系统级使用资源。因此，必须要优化利用这些宝贵资源，以降低系统成本和功耗。AURORA资源共享

因为多款基于GT的赛灵思内核都支持共享逻辑特性，Aurora内核可配置为“内核(主机)中的共享逻辑”或“实例设计(从机)中的共享逻辑”。当在系统级进行实例化时，两种配置的组合可支持在主机与从机之间共享时钟和GT资源。对于需要使用共享逻辑特性的应用，手动建立多个IP之间的连接有可能会产生错误，并增加总的设计输入时间。借助工具进行设计输入是一种解决该问题的方法，而赛灵思的IPIntegrator能游刃有余地完成这个任务。IPI工具将内核作为顶层模块进行可视化；标准接口之间的连接现在更加直观和智能化，在有些情况下甚至可实现自动化。正确的设计规则检查被置入工具以及IP周围，以确保突出显示错误连接，以便设计人员在设计输入时发现它们。该工具能自动生成顶层封装文件以及调用正确的引脚级I/O要求，因此可帮助系统设计人员提高生产力。如果您已经设计了定制子模块