数字电路与逻辑设计习题 6第六章时序逻辑电路_第1页
数字电路与逻辑设计习题 6第六章时序逻辑电路_第2页
数字电路与逻辑设计习题 6第六章时序逻辑电路_第3页
数字电路与逻辑设计习题 6第六章时序逻辑电路_第4页
数字电路与逻辑设计习题 6第六章时序逻辑电路_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第六章时序逻辑电路

。

。

2

D.2N

位二进制数码的寄存器。

D.2N

6．五个D触发器构成环形计数器，其计数长度为

A.5B.10C.25D.32

7．同步时序电路和异步时序电路比较，其差异在于后者

。

。

B.没有统一的时钟脉冲控制

D.输出只与内部状态有关

9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少

A.2

C.4

10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。

A.1B.2C.4D.8

11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要

A.2B.6C.7D.8E.10

12．某电视机水平-垂直扫描发生器需要一个分频器将31500H的脉冲转换为60H的脉冲，欲构成此分

Z

Z

13．某移位寄存器的时钟脉冲频率为100KH，欲将存放在该寄存器中的数左移8位，完成该操作需要

Z

。

片。

二、判断题（正确打√，错误的打×）

3．时序电路不含有记忆功能的器件。（）

4．同步时序电路具有统一的时钟CP控制。（）

5．异步时序电路的各级触发器类型不同。（）

n+1

n

11．在同步时序电路的设计中，若最简状态表中的状态数为2，而又是用N级触发器来实现其电路，

N

12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）

13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。

（）

14．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能

稳定而是立刻变为0状态。（）

寄存器和

、

。

五、试分析图题五所示的时序电路（步骤要齐全）

六、试用74LS90构成28进制计数器（要求用8421BCD码）。

七、试分析图题七所示（a）、（b）两个电路，画出状态转换图，并说明是几进制计数器。

八、试分别采用“反馈归零法”和“预置法”，用74LS163构成8进制计数器，要求：输出8421BCD

码。

D

D

A

B

AB

A

C

二、判断题

1.√

2.√3.√4.√5.×

7.√8.×9.×10.×

状态方程：Q=Q

Q

、

n

n

n

0

0

0

0

1

1

J=Q，K=1；

Q=Q

Q

n

n

n

1

0

人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论