构建 MicroBlaze 系统降低系统的 SWAP-C

构建MicroBlaze系统降低系统的SWAP-C在嵌入式系统中，很容易在系统核心找到FPGA。这是因为FPGA能同时并行执行多个功能，并具有确定性的响应。很多嵌入式系统还包含一个处理器，用来处理通信任务、内务管理、调度任务以及通常在软件中执行的其他任务。这种FPGA与处理器的组合会增加系统的SWAP-C。SWAP-C是指解决方案的尺寸、重量、功耗和成本。显然，同时使用处理器和FPGA不仅会增加材料成本，同时还会增加偶生工程成本(NRE)。此外，设计与验证工作变得更加复杂。两个器件还需要更多板级空间，这会增大解决方案的尺寸和重量。电源结构也比只用一个器件时复杂，这进一步影响SWAP-C。尽管难以用软件驱动的处理器来实现通常由FPGA执行的功能，但在FPGA内部实现处理器,通常能让设计大受裨益。对于在赛灵思FPGA中实现处理器，我们有多个选择：PicoBlaze–8位高确定性微控制器（见赛灵思中国通讯54期，“充分发挥PicoBlaze微控制器的优势。”）MicroBlaze–32位RISC（精简指令集计算机）处理器，可针对众多应用在性能和面积方面进行定制。ZynqUltraScaleMPSoC和Zynq-7000SoC将硬化的嵌入式ARM处理器和可编程逻辑完美集成在单个芯片上。（如需了解有关Zynq-7000SoC使用方面的信息,敬请查阅MicroZedChronicles）本文中，我们将深入了解如何在FPGA设计中实现赛灵思MicroBlaze处理器以减小SWAP-C。什么是MicroBlazeMicroBlaze是32位软核处理器。这意味着它是一款可先定制,然后综合，最后布局布线到目标FPGA的逻辑资源中的软IP核。每个MicroBlaze处理器实例都是自定义的，包含FPU（浮点单元）、MMU（存储器管理单元）以及指令与数据缓存这样的高级特性。用户可在MicroBlaze处理器上运行一系列操作系统，包括FreeRTOS、Micriumuc/OSiii和Linux。用户还可以运行裸机代码。实例的软特性可确保不存在过时问题。简而言之，MicroBlaze处理器是一款功能非常强大的嵌入式系统开发工具。创建MicroBlaze系统在设计中实现MicroBlaze处理器是赛灵思VivadoHLWebPACK版本的一项标准功能。首先要做的是在Vivado中创建新项目，并添加一个新的方框图。然后，我们可以从IPCatalog中选择添加MicroBlaze处理器核。一旦我们将MicroBlaze处理器放在方框图中，应针对所需的性能对其进行自定义。打开要自定义的MicroBlaze处理器后，会出现五个处理器自定义页面中的第一个。在第一页中，我们可以为处理器核选择所需的性能，如图1所示。本例中，我们将开发一个高性能MicroBlaze处理器。

图1：选择MicroBlaze的配置。要创建一个基础的系统，我们需要以下IP核：MIG（存储器接口生成器）–提供DDR存储器接口AXIUARTlite–双击它可设置RS232选项。默认设置是9600bps，无奇偶校验位，一个停止位。AXI定时器AXI中断控制器–需要一个连接模块驱动来自定时器和AXIUARTlite的中断。用于AXI数据和指令缓存的AXIBRAM控制器和BRAM用于输出166.667MHz时钟和333MHz时钟的时钟向导MicroBlaze调试模块用于连接定时器和UART的AXI外设互连用于连接MIG(DDR)和AXIBRAM控制器的AXI存储器互连针对MicroBlaze时钟域的处理器复位系统针对存储器接口生成器时钟域的处理器复位系统这些模块的连接架构如以下的图2所示：

图2：高级方框图我们将100MHz时钟作为时钟向导的输入，该向导利用MMCM（混合模式时钟管理器）生成100MHz、166.667MHz和200MHz的时钟。MicroBlaze处理器将采用MMCM的100MHz输出来运行，而其