EDA课程设计方案八路呼叫器1

PAGEPAGE4太原科技大学：名字起个什么目录TOＣ\ｏ＂1－3”＼h＼z\uHYPＥRLＩNK\l＂_Tｏc248４6148２”一、设计任务与要求ﻩPＡGEREF_Toc２484６１482\h1HYＰＥRLINK\ｌ”＿Ｔｏc24８４61４83"二、总体框图ﻩPＡGＥREF_Toc24８４６1４83\h1ＨYPＥＲLINＫ\ｌ”_Toc248４6１4８4"总体框图ﻩPAGEREF_Ｔｏｃ２４８４6148４\h1HYPＥＲLIＮＫ\l＂_Ｔｏc２48４61485”三。选择器件ﻩPＡＧＥRＥF＿Tｏc2484６1485\h1HＹPERLIＮK＼l”_Ｔｏｃ2４8461486”四．功能模块ﻩPＡGＥREＦ_Toｃ24８461486\h２HＹPERＬIＮＫ\ｌ＂_Ｔoｃ２4８４６１４87"1.编码器ﻩＰＡＧEREF_Toc2４８４6１487＼ｈ2HYＰERLIＮK\l”_Ｔoc２４84６１４８８"1.1规律符号ﻩPAGＥREＦ＿Toｃ2４８４61488＼h2HYPＥRLＩNＫ\ｌ”_Toc248４61４８9＂１。２规律功能表 PAGＥREＦ_Ｔoc24846１４8９\h2ＨＹPERLIＮK＼l＂＿Ｔoｃ2484６1４9０”１.3规律功能ﻩPAGEＲＥＦ_Ｔoc24８４61４90\h2HYPEＲLＩNＫ\ｌ”_Toc2４84６１４9１＂1．4VHDL程序 ＰAGEREF＿Toc248461４９１\h3ＨYＰEＲLINK＼l”_Tｏｃ２4８46１４92"1．５仿真及解析 PＡＧEREF_Toｃ24846１4９2\h３HＹPERＬＩＮK＼ｌ＂_Toｃ2484614９3”2.寄存器ﻩPAＧEＲEＦ＿Ｔoｃ24８4６１４９3\h3HYPEＲLＩNＫ＼l＂_Toc２484６1４9４"2.1规律符号ﻩPＡＧＥREＦ_Tｏc2484６１４94\ｈ4HYＰＥRLＩNK\ｌ＂_Toc2４846１49５”２.2规律功能表ﻩPAGＥREＦ_Ｔｏc２48461495\h4ＨYPＥＲＬＩＮK＼ｌ＂_Toc2４84６1496＂２。3规律功能 PAGEREF_Tｏc248４６１４96＼ｈ4HＹPERLINK＼l＂_Ｔoc2４8４６149７＂2.4VHDＬ程序ﻩPAGEＲEF_Toc2４８4６1497\h４ＨYPEＲLINK＼l＂_Toc24846１４98"2．5仿真及解析 PAGEREF＿Toc２484６1498\h5ＨＹＰERＬＩNK＼l＂_Tｏc248４6149９＂３.译码器ﻩPＡGEＲEＦ＿Ｔoc２4８46149９\h5ＨＹPＥRLIＮK＼l＂_Toc2４8４６１５0０”3．1规律符号 ＰAGEREＦ_Ｔｏｃ2４８46１50０＼h５HYPERLINK\ｌ"_Toｃ２48４６１５０１＂3.２规律功能ﻩPAGEREＦ_Toc24８46１5０1＼h５HYＰERLINK＼l”_Ｔｏc248４6１502"3．3ＶHＤＬ程序ﻩＰAGＥＲEF_Toc2484６15０２\h6ＨYＰERLINK＼l"_Tｏc248４61５０3”3．4仿真及解析ﻩＰAGEＲEF_Ｔoｃ２４846１５0３＼h６HYPＥRLＩＮK＼ｌ"_Toc248４6１５0４”4．显示电路：选用七段数码管ﻩＰAGＥREF_Toc2484６1504＼h7HＹPERLINK\l＂_Toc２48４６1505”4．１规律功能表ﻩPAGＥＲEＦ_Toc2４8461５0５\h７ＨＹPERLＩNK\l＂＿Toc２4８４6１５０6”4。2规律功能ﻩPＡＧEＲＥF_Toc2４８46１506＼ｈ7ＨYPERLIＮＫ＼l”＿Tｏｃ２484615０7”五、总体设计电路ﻩＰAGERＥF_Toｃ2484６1507\ｈ8HＹPEＲLINK＼l”_Toc２４8461５０８＂总体电路原理图 PAGERＥＦ_Ｔｏc２48461５08\h８HYPＥＲＬINK＼ｌ"＿Toc２48４6150９"管脚安排 PＡGＥＲEF_Toc２４84６１509＼h８HYPERＬＩNK\ｌ”_Ｔoc248461５1０＂仿真波形及解析ﻩPAGＥREF_Ｔoｃ248４６1５１0\ｈ9ＨYPＥＲLＩNK\l＂＿Ｔoｃ248461511"六、心得体会ﻩPAＧEREＦ＿Toc248４61511＼ｈ9八路呼叫器一、设计任务与要求１．当某一路呼叫时，能显示该路的编号,编号开关与呼叫位置一一对应２。如有一路优先呼叫了，其他路不受影响，其他路还能连续呼叫二、总体框图 总体框图本设计的主要功能就是呼叫时显示对应的呼叫编号。例如:当呼叫时,00０00００1代表第一路呼叫，则经过３－8编码器,进行二进制转换，变为0０1,经过寄存器对其进行存储,然后通过译码显示电路,并且要用七段数码管来显示对应的呼叫编号,则０0１就为0110000０.即数码管显示数字1．呼叫成功.依据以上分析,可将整个设计分为三大主要模块:呼叫编码模块,数据存储模块，呼叫信息译码驱动模块.将呼叫编号的译码器和存储的内设，而将显示哪路呼叫编号的七段数码管外接.组成的总体框图如图１所示:图1总体框图依据设计要求所知,输入信号：八路呼叫信号，系统时钟信号ＣLK。设计的输出信号：八路呼叫成功与否的七段数码显示电路。本设计具有的功能：呼叫功能,存储功能，数字译码功能，数字显示功能.如果某一路有呼叫恳求,则该信号被送入编码器进行编码,编码输出经寄存器后,送入显示电路，显示这一路的编号.三。选择器件八路呼叫器中所用到的器件为：１、装有QuarｔuｓⅡ软件的计算机一台2、一位八段数码显示管3、芯片:使用Alｔera公司生产的Ｃyclｏnｅ系列芯片，如EＰ１C１２Q2４0C8芯片4、EDA实验箱一个５、下载接口是数字芯片的下载接口(ＪTAＧ）,主要用于FPGA芯片的数据下载６、拨键开关7、时钟源四.功能模块1.编码器将某一信息(输入）变换为某一特定的代码(输出），把二进制码，按肯定的规律编排,例如８421码,格雷码等，使每组代码具有特定的含义（代表某个数或掌握信号）称为编码,具有编码功能的规律电路称为编码器。编码器有若干个输入,在某一时刻只有一个输入信号被转换为二进制码，例如８线-3线编码器,有８个输入，３位二进制码输出。由于有八路呼叫编号,则选用3－8编码器1.1规律符号图２3-8编码器的符号1.2规律功能表输入输出Ｉ0I1I２Ｉ3I4Ｉ5I６Ｉ7Y２Y1Y0１0000０0０００001００0000001001０00０0０１00０0１０00０01100０0１0０0100000０0100１01０00000１01１00００0000111１图33－8编码器的规律功能表1.３规律功能由图知，使用4输入与非门７４LS２0组成３—８线一般编码器,其输入接8位规律开关,输出Y2,Ｙ1，Y0接寄存器的输入端。每个输入信号以高电平为有效信号。1．4VHDL程序LIBRAＲYIEEE;USＥＩＥＥＥ。STＤ_LOGＩC_1１64.ALL;ＥNＴITYbm8_３ＩＳＰORＴ（I:INＳTD_LOＧIＣ_ＶECTOＲ(７DOWNＴO0);ｙ：OUTSTD_LＯＧIC_VＥCＴOR（2DOＷNTＯ0）)；ＥＮDｂm8＿３；ＡＲCHITECTUREｒt１ＯＦｂm8_3ISＢEGIＮPＲOＣESＳ（Ｉ）ＢEGINＣASＥIＩＳＷＨEＮ"00000００１＂=>ｙ＜=”0０0";WHEN＂00０0001０”=＞y＜=＂001"；ＷHEN"00０00100”=>y<="0１０";ＷHEN＂００001000”=＞ｙ〈=”０１１”；WＨＥN”0０010000"=〉y＜＝＂100＂；WＨEＮ＂001０0000＂＝〉y＜=”１0１”；WHEＮ＂0１000000"＝＞y<=”１10”;ＷHEＮ＂10０0000０”=>ｙ〈="1１1＂;WHENｏｔhers=>ｙ〈=＂０0０＂；ENDＣＡSE;EＮDPＲOCＥSＳ;EＮＤrt１；1。5仿真及解析图43－8编码器的仿真波形２.寄存器常用来临时存放指令,参加运算的数据或运算结果等，其主要组成部分是具有记忆功能的双稳态触发器，一个触发器可存储一位二进制代码，要存储N位二进制代码,就得有N个触发器。本设计选用数码寄存器２.１规律符号图５寄存器的符号2．2规律功能表输入输出CLKDQﻩＸD1Ｄ2Q1Q1图6寄存器的规律功能表2。３规律功能数码寄存器用于寄存一组二进制信号。寄存器常用多个锁存器或触发器组成，寄存器只能寄存数字0或1。数据端D，用来输入被寄存的二进制信号;脉冲端CＬK,在脉冲的上升沿到来时，输出端Q随D变化。2.4VHＤＬ程序LＩBＲARYＩEＥE；USＥＩEＥＥ.STD_LOGＩC_1164.ＡＬL；ENＴITＹjｉcｕnqiISPORT（D：IＮSTＤ＿ＬOＧIＣ_VＥＣTOＲ(2DＯＷNTO０);CＬＫ:INSTD_LＯＧＩＣ;Q：OUTＳＴD_LOGIC_ＶECＴOＲ（２DＯＷNTＯ0));EＮDEＮＴＩTYjｉcuｎqi；ARＣHITＥCＴUＲEARTOＦjiｃuｎqiISBEＧINPＲＯCＥＳS（CＬK)ＩＳBEGINＩF（CLK＇ＥVＥNTANＤCLK=＇1')THＥＮＱ＜=D;EＮDIＦ；ENDＰＲＯCESＳ;ENDAＲCHITECＴUＲEART；２。5仿真及解析图７3-８编码器的仿真波形3.译码器译码是编码的逆过程，在编码时,每一种二进制代码,都给予特定的含义,即都表示了一个确定的信号或者对象，把代码状态的特定含义“翻译"出来的过程叫做译码,实现译码操作的电路叫做译码器。其可以将输入二进制代码的状态翻译成输出信号，以表示其原来的电路。本设计选用３－８译码器3.1规律符号图83—8译码器的符号3。2规律功能当G1＝1,同时Ｇ２A+G2Ｂ＝0时，每一个输出端的输出函数Yi=ｍｉ;当G１=1，同时G2A+Ｇ2Ｂ=0的条件不满意时,不进行译码,全部输出都是高电平。3。3VHDL程序LIＢRARＹｉｅｅe;useieeｅ．stｄ_loｇic_11６４。aｌl;usｅieeｅ．ｓtd_ｌoｇic＿ｕnsigneｄ。all；EＮTITYSEＧ６ＩSPORT（NＵＭ：ＩNstd_loｇｉc_vecｔｏr（2dｏｗnto0）;A：ＯUTstd_lｏｇic；Ｂ：ＯUTstｄ_loｇic；C:OUTstd_ｌoｇｉc；D：OUTsｔd_ｌoｇiｃ；E:OUＴstd_lｏgｉc；F：OUＴｓtｄ＿logic；G:ＯUTｓtd_logiｃ;DP：OＵＴstd＿ｌogiｃ)；ＥＮDSＥG6;ＡRCＨITECTURＥｆunＯFSEG６ＩSsignaｌleｄ:ｓtd_logｉc_veｃtor（6ｄowｎto0)；BEGIＮA＜=led(6);Ｂ<＝lｅd（５）；C<=ｌeｄ(4）；D<＝ｌed(3);Ｅ<＝leｄ（2)；F<=lｅd(1）；Ｇ〈=lｅｄ（0）；DＰ〈=＇0’；lｅd<=＂０１10０0０＂whｅnnuｍ=”001"else”11０1１01"ｗｈｅnｎum="01０”else”1１110０１＂wｈeｎnum＝”01１"else”01１００11＂wheｎnum＝"100”ｅｌｓe"1011011"ｗhennuｍ="10１”elsｅ＂1011１1１”wｈｅｎｎum=＂11０”elｓe”１11００00”wｈeｎnｕm="111"ｅｌｓe"11１１1１1"；ENＤｆun；3.４仿真及解析图93-8译码器的仿真波形４．显示电路:选用七段数码管4．1规律功能表十进制或功能输入输入输出输出DCBA-BI/RBOａbcdeｆg显示012３45678000001onononｏｎｏｎonoff100011oｆfononoffｏffoｆｆｏff2０0101ｏnｏnoffonoｎoffoｎ30011１onoｎonoｎofｆoffｏn4０10０1ｏfｆoｎonoffofｆonon５01011ｏnoｆfononoffonon6０1１０1ｏｎofｆonoｎonoｎｏn70１111ｏnonｏｎoｆｆｏffoffoff８10001oｎｏnoｎｏnｏnonｏn图１0七段数码管的规律功能表４．2规律功能七段数码管由发光二极管组成,又依据发光二极管的连接方式分为共阳数码管和共阴数码管。常用LＥＤ数码管可以显示的数字和字符是0、1、2、３、4、５、6、７、8。On表示亮，off表示不亮。例如，当输入端DCＢA分为0０1时，则a为off，ｂ为on,c为on，d为oｆｆ,e为oｆf，f为ｏff,g为ｏfｆ,七段数码管显示１。五、总体设计电路总体电路原理图图１1总体电路原理图由图１０所示,如果某一路有呼叫恳求,则该信号被送入３－8编码器进行编码,编码输出经寄存器后,送入3—８译码显示电路，显示这一路的编号。例如,当输入信号编码器的输入端Ｉ［７。.０]输入0０００0001，代表第一路呼叫时,先经过3-8编码器，进行二进制转换成０01,经过寄存器对其进行存储，然后通过3－7译码显示电路，并且要用七段数码管来显示对应的呼叫编号,则001就为０1100０00．即数码管显示数字1.表示呼叫成功.管脚安排图１２管脚安排本设计在实验箱上验证时，要用到EDＡ-ＶI底板的资源,又由于本设计要使用数码管,则图1０中的功能选择位VGA［３。.0］为001０，对应E-ＰＬAY—SＯPU,CＰU板上FPGA芯片EＰ1C12的功能选择位；实验箱上部的8个数码管，低8位为7位段加小数点选取位，选取数码管为0，则发送总线值为1１111110，即为图10中右上方的数码选取位Q[7。．0］；呼叫编号为八路，对应实验箱右下方的八个拨键开关,键拨上表示为1,拨下表示为０。输出信号用数码管段信号表示，以获得数字显示。仿真波形及解析图133-８译码器的仿真波形六、心得体会这次ＥDA课程设计历时两个星期,在整整两个星期的日子里，可以说是苦多于甜，但是可以学的到很多很多的东西，同时不仅可以巩固以前所学过的知识，而且学到了很多在