运算器组成实验

算术规律运算试验一．试验目的了解简洁运算器的数据传输通路。验证运算功能发生器的组合功能。把握算术规律运算加、减、与的工作原理。8位加、减、与、直通功能。按给定数据，完成几种指定的算术和规律运算。二．试验内容试验原理ALU2-1ALU18174LS181VHDL硬件描述语言编8位字长的ALU8位数据分别为A[7..0]和B[7..0]S[3..0]16种组合打算，而S[3..0的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Scl〔图2-；此外，设M=，选择算术运算，M=1为规律运算，C 为低位的进位位；F[7..0]为输出结果，C 为运算后的输出进位位。两个8位数据由总线IN[7..0]分N O74373锁入，ALU2-1所示。表2-1 ALU181的运算功能选择端高电平作用数据M=HM=L算术操作S3S2S1S0规律功能Cn=L〔无进位〕Cn=H〔有进位〕0 0 0 0FAFAFA加10 0 0 1FABFABFAB10 0 1 0FABFABFAB+10 0 1 1F0F1〔2的补码〕F00 1 0 0FABFA加ABFA加AB10 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 0

FBFABFABFABFABFB

FABABFA减BFABFA加ABFA加B

FABAB+1FA减B减1FAB)减1FA加AB1FA加B1FAB)加AB11011FABFABFAB减11100F1FA加A*FA加A加11101FABF〔AB〕加AF1110FAB1111FAFAFA减1注1、*表示每一位都移至下一更高有效位, “”是规律或“加”是算术加2-174181的真值表略有不同。三．试验步骤设计ALU元件QuartusIITextEditor输入ALU181.VHD算术规律单元文件，编译VHDL文件，并将ALU181.VHD文件制作成一个可调用的原理图元件。以原理图方式建立顶层文件工程选择图形方式。依据图2-1输入试验电路图，从QuartusI根本元件库中将各元件调入图形编辑窗口、连线，添加输入输出引脚。将所设计的图形文件ALU.bdf保存到原先建立的文件夹中，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进展的。器件选择选择Cyclone系列，在Devices中选择器件EP1C6QC240C8。编译，引脚锁定，再编译。引脚锁定后需要再次进展编译，才能将锁定信息确定下来，同时生成芯片编程配置所需要的各种文件。芯片编程Programming〔可以直接选择光盘中的例如已完成的设计进展验证明验〕翻开编程窗口。将配置文件ALU.sof下载进GW48系列现代计算机组成原理系统中的FPGA中。选择试验系统的电路模式是NO.0，验证ALU的运算器的算术运算和规律运算功能2-1A[7..0能，记录试验数据。

B[7..]

并设置S[3..0MCyALU运算器的算术运算和规律运算功四．试验任务

2-1ALU试验原理图按图2-1所示，在本验证性例如中用数据选择开关〔键3掌握〕的高8位数据进入对应的74373中；即首先将键3输入高电平，用键、键1分别向A[7..0010101055H，这时在数码管4/3上显示输入的数据55H；然后用键3输入低电平，再用键2、键1分别向B[7..数1010101AAH，这时在数码管2/1上显示输入的数据AAH；这时表示在图2-1中的两个74373锁存器中分别被锁入了加数55H和被加数AAH2-1的ALU181元件，了解其VHDL描述。设定键8为低电平，即M=0〔允许算术操作，键6掌握时钟SCLK，可设置表2-1的S[3..0]=0~F。现连续按动键6，设置操作方式选择S[3..0]9加法操作，使数码管8显示，以验证ALU的算术运算功能：当键7置cn=0〔最低位无进位〕时，数码管7/6/5=0F〔55H+AAH=0FFH；当键7设置cn=1〔最低位有进位〕时，数码管7/6/5=1055H+AAH+1=100H；假设设定键8为高电平，即M=1，键KEY6掌握时钟SCLK，设置S[3..0]=0~F，KEY7设置cn=0或cn=1，验证ALU的规律运算功能，并记录试验数据。表2-2 A[7..]B[7..]置值检查F[7..0]F[7..0]SW_B存放器内容A[7..0]S3S2S1S0MBUSB[7..0]010101010101010110101010101010101010(4)ALU181的算术运算和规律运算功能，ALU181模块功能可参照表2-1。表2-3给定了存放器DRl=A[7..0DR2=B[7..00)。(42-48S3S2S1、S0、MDR1=A[7..0DR2=B[7..0]，以后的数据取自前面运算的结果。算术运算M=0S3S2S1S0A[7..0]算术运算M=0S3S2S1S0A[7..0]B[7..0]规律运算〔M=1〕0000AA55cn=0〔无进位〕F=〔 〕cn=1〔有进位〕F=〔 〕F=〔〕0001AA55F=〔 〕F=〔 〕F=〔〕0010AA55F=〔 〕F=〔 〕F=〔〕0011AA55F=〔 〕F=〔 〕F=〔〕0100FF01F=〔 〕F=〔 〕F=〔〕0101FF01F=〔 〕F=〔 〕F=〔〕0110FF01F=〔 〕F=〔 〕F=〔〕0111FF01F=〔 〕F=〔 〕F=〔〕1000FFFFF=〔 〕F=〔 〕F=〔〕1001FFFFF=〔 〕F=〔 〕F=〔〕1010FFFFF=〔 〕F=〔 〕F=〔〕1011FFFFF=〔 〕F=〔 〕F=〔〕11005501F=〔 〕F=〔 〕F=〔〕11015501F=〔 〕F=〔 〕F=〔〕11105501F=〔 〕F=〔 〕F=〔〕11115501F=〔 〕F=〔 〕F=〔〕2-48作S3S2S1S0 M Cn DR1DR2规律乘66FFDR传送DR按位加DR取反DR1DR求负DR操运算关系及结果显示操运算关系及结果显示Cn41．DR21-DR-DR(2(2))1DR→DR2)21→+DR22(1→DR ())22++1→DR2加法减法DR1DR→DR2DR –DR122-DR(2)))1、做好试验预习，把握运算器的数据传送通路和ALU的功能特性，并生疏本试验中所用的掌握台开关的作用和使用方法。2、写出试验报告，内容是：①试验目的； ②按理论分析值填写好表2-2、表2-3和表2-4，给出对应的仿真波形。③列表比较试验数据〔2〕的理论分析值与试验结果值；并对结果进展分析。试验结果与理论分析值比较，有没有不同？为什么?④通过本试验，你对运算器ALU有何生疏，有什么心得体会？六．试验题与思考题用VHDL实现输入暂存器74373B的功能，及模式选择计数器LPM_COUNTER 的功能。用VHDL表达整个ALU试验电路的功能，对电路进展仿真、引脚锁定、并在试验台上实现其功能。VHDL设计一个简化的8alu，具有根本算术运算〔加、减、带进位加、减〕功能和规律运算〔与AND、OR、异或XOR、非NOT等〕功能，给出仿真波形，并在试验台上实现。用VHDL设计一个16位的ALU，实现根本的算术规律运算，为了节约规律资源，建议使用两个8ALU模块级联而成。对ALU181进展算术运算和规律运算的功能仿真，并记录仿真波形。带进位算术运算试验一．试验目的1、验证带进位掌握的算术运算功能发生器的功能。 2、按指定数据完成几种指定的算术运算。二．试验原理在试验〔1〕的根底上增加进位掌握电路，将运算器ALU181的进位位送入D锁存器，由T和CN掌握其写入，4T是由键5CN的功能是电平掌握信号〔CN有效，掌握是否允许将进位信4co三．试验步骤

2-2A带进位掌握的ALU2-2A和波形图B5〔T4〕7〔CN〕=08〔M〕3〔A0_B1〕=1；连续按键6，使产生9个脉冲，这时数码管8显示92，键1输入加数9DH〔数码管4/3显示9D；按键3=0，再用键，键1输入被加数E5H〔数码管31分别显示加数和被加数；再将键8〔M〕置0，使ALU作算术运算，这时可以从数码管，5上看到9DH+E5H=82H〔低8位和；7〔CN〕1ALU5〔T4〕产生一个正脉冲，就能将进位锁入D触发器71，表示加法有进位，并被锁；同时可以看到此进位被累加，使数码管6，5=83H置键8=1，在试验箱上作规律运算方面的试验，给出相应的仿真波形图；利用带进位掌握，掌握T4，分别由低到高输入3个8位加数和被加数，计算24位加法：7AC5E9H+BD5AF8H= ？最终依据下表完成试验，记录试验数据，给出对应仿真波形图。算术运算M=0S3S2S1S0A[7..0]算术运算M=0S3S2S1S0A[7..0]B[7..0]规律运算〔M=1〕cn=0〔无进位〕 cn=1〔有进位〕0101FF01F=〔〕F=〔〕F=〔〕0110FF01F=〔〕F=〔〕F=〔〕0111FF01F=〔〕F=〔〕F=〔〕1000FFFFF=〔〕F=〔〕F=〔〕1001FFFFF=〔〕F=〔〕F=〔〕1010FFFFF=〔〕F=〔〕F=〔〕四．试验要求1、做好试验预习，把握带进位掌握的算术运算功能发生器的功能特性。2、写出试验报告，内容是：①试验目的；②按理论分析值填写表2-5。③列表比较试验数据的理论分析值与试验结五．附加试验题和思考题带进位运算与不带进位运算有何区分？如何实现带进位运算，将上一次运算的进位位用于下一次的运算当中，并实现多个8位数据的〔24位数据的加法〕运算？在掌握电路上应作怎样的改动？给出24移位运算器试验一．试验目的验证移位掌握的组合功能。二．试验原理

ALU的仿真波形

图2-2B带进位1、移位运算试验原理图如图2-3所示。移位运算器SHEFT使用VHDL语言编写，其输入输出端分别与键盘显示LED连接。移位运算器是时序电路，在时钟信号到来时状态产生变化，CLK为其时钟脉冲。由SSM掌握移位0 1运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。移位运算器的具体功能见表2-7所示：2．电路连接、输入数据的按键、输出显示数码管的定义如图2-3右上角所示。CLK50—1；M ——工作模式，M=1时带进位循环移位，由键8C07S——移位模式0~3，由键6掌握，显示在数码管LED8上；D[7..0]——移位数据输入，由键〔21〕掌握，显示在数码管〔21〕上；QB[7..06和〕上；CN——移位数据输出进位，显示在数码管〔7〕上；三．试验步骤试验台选择模式、下载Configur〕到试验台；例如工程文件是1SHEFT.bdf，键入待移位数据。通过键盘键、键2向D[7..数0110101〔6BH，显示在数码管2和1。将D[7..入移位运算器QB[7..06(S1,S0)=，键8设置M=0〔S&M=6，允许加载待移位数据，显示于数码8；此时用键5产生CLK〔0-1-，将数据装入〔加载进移位存放器，显示在数码管6和。对输入数据进展移位运算。再用键6设置(S1,S0)=〔S&M=4，显示于数码8，允许循环右移；连续按键产生CLK，输出结果QB[7..0〔显示在数码管6和〕将发生变化6BH B5H DAH…，键8设置M=1〔允许带进位循环右移，观看带进位移位允许掌握C0的置位与清零对移位的影响；〔5〕2-7，通过设置〔M、S1、S0〕验证移位运算的带进位