USPCNSBUA逻辑详细设计方案计划

CREATEDATE\@"yyyy-MM-dd"2002-12-21版权所有，侵权必究Allrightsreserved第16页,共18页PagePAGE16,TotalNUMPAGES18产品名称Ｐrodｕctnａme密级ＣonｆidｅntｉａlｉtylevｅlUSＰ产品版本PｒoducｔvｅrｓionTotａlNＵＭPAGEＳ\＊MＥRＧEFＯRＭAＴ１８ｐaｇｅｓ共NUMPAGＥＳ\＊ＭＥRGEFORMAＴ１8页V１0０Ｒ０0１USＰＣN２1SBＵA规律简略设计方案ＵSPＣN21SBUＡLｏgｉcLｏwＬevelDesｉgn（仅供内部使用）Fｏrｉnｔerｎaｌusｅoｎｌｙ拟制：Prｅpaｒｅdｂｙ雕峻峰日期：Datｅ20０４-０6-２0审核：Reｖiｅwｅｄby日期：Dａteｙyyｙ—mm—dｄ审核:Rｅvieweｄby日期：Dateyyyy-mｍ-ｄd批准：Granｔedｂｙ日期：Ｄaｔｅyｙyｙ-mｍ-dｄ华为技术有限公司HuａwｅｉTｅcｈnoｌogiesCo.,Ltd.版权全部侵权必究Alｌrightsｒｅｓeｒｖｅdﻬ修订记录Revｉｓionrecｏｒd用于说明对文档加附页或文档版本升级时对文档的改动情况。用于说明对文档加附页或文档版本升级时对文档的改动情况。Describechangestothedocumentwhenattachmentisaddedtothedocumentorwhenthedocumentisupgraded.日期Date修订版本Revisioｎｖｅｒｓiｏｎ修订记录的修订版本请按修订记录的修订版本请按1.00、1.01、1.02...进行填写Revisedreleaseshouldbeloggedas1.00,1.01,1.02修改描述changeＤescription描述每次修订的详细内容，例如在哪个地方有过修订，都要有明确说明。描述每次修订的详细内容，例如在哪个地方有过修订，都要有明确说明。Describedetailedcontentsofeachmodification,e.g.Wherewasrevised.作者Auｔhｏr２004-０6－２０１．00初稿完成initｉaltraｎsmittaｌ雕峻峰yyｙy—ｍm-dd1.01修改XXＸrｅｖｉｓedxxx作者名nameyyyy-ｍm-dd１。0２修改XXXrevｉｓｅｄｘｘx作者名nａmｅ……yyｙy-ｍm-ｄd2。0０修改ＸXXreviｓedxxx作者名namｅＤistrｉbuｔionＬIST分发记录CｏpyＮo.Hｏldeｒ抯Nａmｅ＆Rｏlｅ持有者和角色IsｓｕeDate分发日期1〈PDTR＆ＤRepresentativｅ＞yｙyy-mm-ｄｄ2＜ＰroｊeｃｔManaｇeｒ＞yyｙy－ｍm-ｄd3〈Teamｍembｅrs〉yｙyy—mｍ—dd4＜CuｓtomerRepｒesenｔativｅ>ｙyｙｙ-mm-dｄ５＜Oｔｈers>ｙyyy－ｍm－ddﻬ目录TabｌeofContentsＴOC\o＂1－3"\h\z\ｕＨＹＰERLＩNK＼ｌ”_Toc756875６7”1ﻩIntroduｃｔｉｏｎ简介ﻩPAＧEREＦ_Toc７56８756７\h６HYＰERＬINＫ\l＂＿Ｔｏc756８7568”1。1ﻩＰuｒpoｓｅ目的ﻩＰAGＥＲEF_Toｃ75６875６８\h６ＨＹPEＲLINＫ＼l"_Toｃ75６8７５69”２ﻩ各模块简略设计方案ﻩPＡGEＲEＦ_Toｃ7５68756９＼h6ＨYPERLＩNＫ\ｌ＂＿Toc７5687５７０”2．1ﻩ规律管脚安排ﻩＰＡGEREＦ_Tｏc７５687570＼h7HYPERLINＫ＼l＂_Toc7５687５71"２．２ AＤＭ７０6接口ﻩPＡGEREF＿Toc756８７５71\h13HYPERLIＮK＼l＂＿Toc7５6875７2"2.３ﻩ电源上电掌握ﻩPAＧＥＲEF＿Ｔoc75687572＼h13HYPERLIＮK\l"_Toｃ75687573"２．4ﻩBMC（H2168）接口ﻩ６8７573＼ｈ１３HYPERLINK＼l"＿Ｔoc75６875７4”2。5ﻩ其他ﻩPAGEREF_Tｏc7５６8７5７４＼h１7HYPＥRLINK＼l”＿Tｏc7５6875７５"３ﻩ附件 ＰＡＧERＥＦ_Tｏc７５６８75７5\h1７HYＰERＬIＮK\ｌ"_Ｔoc75６８７５76＂３.1ﻩ规律设计文件 PAGＥREF＿Tｏｃ75687５７6\h1７HYPERLIＮK\l＂_Toｃ7５６875７７＂3。２ 评审报告参考资料清单Listofreference:ﻩPAGＥＲＥF_Toc75687577＼h17HYＰＥＲＬIＮＫ\l”＿Toc７5687578"3。２ﻩ参考资料清单Lｉstofｒeferencｅ:ﻩPＡGEＲＥＦ_Ｔｏc75687578＼ｈ18

表名目ＬiｓtofＴablesTＯC＼ｈ\z\ｔ”表号，1”HYPERＬINK\l”_Toｃ７５6８７5７9"表１规律管脚安排ﻩPAGEREF＿Ｔoｃ7５6８7５７9＼h7ＨYＰERLINＫ\ｌ”＿Toｃ756８758０＂表2规律寄存器地址安排ﻩＰAGEREF_Ｔoｃ７5687580\h1４图名目LｉsｔｏfFiguｒｅｓＴＯC＼h\ｚ＼t"图号,1"HYＰＥＲLIＮK\l”_Toc7５６８75８5"图１单板规律功能框图ﻩＰＡＧEREF_Tｏｃ７5687585\h7HＹPEＲLＩＮＫ＼l"＿Ｔoc756８７5８6"图2ＣＰＵ和规律数据地址总线接口图ﻩＰＡGＥREＦ_Toｃ７５６8758６\h１3HＹＰERＬINK＼l”_Ｔoc７５６８75８7＂图3BMC存储器接口读写时序 PAＧEＲEＦ＿Ｔoｃ7568758７\h14

RＥF文档名称\h＼*ＭＥRGEＦＯＲMATＵSPCN21ＳBUA规律简略设计方案USPCＮ21ＳBUAＬoｇicＬowLevelDｅsign关键词Kｅywords：EPLＤ，Ａltera，EPM325６AＱＣ20８摘要Abstraｃt：本文档简略描述了CN21SBUA单板规律的功能实现。缩略语清单Ｌiｓｔｏfaｂbreviａtions：Abbreｖiａｔions缩略语Fｕllspｅlliｎg英文全名Cｈinｅsｅexｐlaｎatiｏｎ中文解释USＰＵnｉvｅrsａlＳeｒｖicｅPｌatfoｒm通用业务平台ATCAAdvancedTｅｌｅcｏmComｐｕtingＡrｃhiteｃture先进的电信计算结构

Ｉnｔrｏｄucｔｉon简介Puｒｐｏse目的本文档是USP平台CN21SＢＵＡ单板规律（位置号Ｕ4１)的简略设计.适用单板CN２1ＳＢＵA．A。各模块简略设计方案规律选型是４2０１008４：：Aｌｔｅra的EＰM3256208—1０。规律主要实现以下功能：看门狗WＤT２#(AＤＭ706)接口电路。规律外挂一片ADM7０６用于监控ＢMＣ，实现WＤT2#的功能。上电后，BＭC必须定时通过规律清这片ADM７０６，否则会被复位,同时关断２条ＩPＭI通路。电源上电掌握依据E75０1芯片组的要求，规律依据各个电源的pｗｒoｋ信号作上电时序掌握.BMＣ扩展GPIO掌握,BＭC外挂FLＡSH译码等。由于BＭＣ的GＰＩＯ管脚数量不够使用,而且ＢＭC的GＰIO驱动能力较弱，同时牢靠性要求部分掌握信号被锁存,保证BＭＣ运行过程中复位或失效不会影响到Xeon小系统,因此规律的部分管脚作为ＢＭC的扩展ＧPIO，受BＭC的掌握。BMC外挂一片FＬＡSＨ,BMC对FLＡSH的操作通过规律译码来完成。同时规律完成其它一些零碎的掌握功能.单板规律功能框图如图所示：WDTWDT2#706WDT处理清狗复位BMC上电控制PowerGOODsPowerControl708逻辑上电复位BMC译码/GPIO扩展单板控制信号FLASH译码BMCAD[23:0]读/写控制单板规律功能框图由于规律是由ＳＴANDＢY的３。３V供电，上电最早,下电最迟,因此规律设计中需要避开闩锁的影响.规律管脚安排规律管脚安排如下：规律管脚安排编号网络号Ｉ／O特性说明1PWRON_FCＰＯ该信号掌握FCP的3。3Ｖ(ＦＣPIO电源）和Ｃore电源的使能信号，高有效：当ＰＷＲGOＯＤ_ＶDD2V5和PWRGOOD_VDD1V8都有效时,PWＲON_FＣP就变为有效;（由于１.８V有效就表示３.3Ｖ也有效)ＥPLD上电复位时，该管脚初始化为‘0’。2P６4H2＿２_PWＲOK（到硬盘扣板）O输出到P６４H2_2的PＷRＯK管脚的ＰWRＯＫ信号.当P64H2＿0_PWROＫ和SＣSＩ_PWＲOK都为‘１'时,该信号为‘1’，否则为‘0’。3P64H2＿1_PWRＯＫ(到后插板)OＰ64H２_1的PＷROK管脚输入信号。当P６４H2＿０＿ＰWRＯK和ＲTＭ_PWＲOK都为‘1’时，该信号为‘1’,否则为‘０’.4８25４６＿0_Ｂ_SIＧＤEＴＯ保留。输出3态。582546＿2_A_SIGＤETＯ保留。输出3态。68254６_2＿B_SIGDETＯ保留。输出3态。78２５46_PWR＿GＤO8２5４6的ＰWROK信号.如果PWＲGOＯD_ＶDＤ1Ｖ5、ＰWRＧOOＤ_VＤD1Ｖ8、PWＲGＯOD_ＶDD2Ｖ5都为‘1’，那么825４6_PＷR_GD为‘１’，否则为‘０’。EPＬD上电复位时,该管脚初始化为‘０’。８ＡＤM7０8_ＰＦO_I保留.9ADM708_RST_ﻩIＥPＬD上电复位信号.由ＡDM708上电时输入,保证EPＬＤ牢靠复位.1０ＢMＣ_Ａ［１6：２3]IBMC地址总线１1BMC_ＡD［0:15］ﻩBIＢMC数据总线12BMＣ_AH＿ H2１68掌握信号1３BMC_ＡS＿Ｈ216８掌握信号1４BＭＣ＿ＣＯＭ1＿ＴＸＤﻩＩ接BMC的发端15ＢＭC＿COM1_RXDO接ＢMC的收端16SＩO＿CＯM1_ＴXDＩ接ＬPＣ４7S４22发端1７ＳＩO_COM１＿TXＤO接LＰC47S４22收18E_COM1_ＴXDO规律串口发端。１９Ｅ_ＣＯＭ1＿ＲXＤI规律串口收端。串口的MUＸ选择关系由BMC掌握。20BMC_CPCS1_ﻩH21６8输出片选21ＢＭC＿CＳ２5６_ H2168输出片选（保留）22BＭC＿ＥTRST_ﻩO送给ＢMC的JTＡG接口的TＲST_信号。低有效。当ＨUDI_ETＲST_为‘0'、或BＭC_ＲＥSEＴ_为‘０’时,该信号就为‘０’；只有ＨUＤI_ＥTＲST_和BMＣ_ＲESET＿都为‘1’时,该信号才为‘1’。23ＢMC_FWEﻩﻩIBＭＣ写掌握信号24BＭＣ_Ｆ_A[８:15］ﻩOFｌash地址总线25ＢＭＣ_Ｆ_ＣS_ﻩOBＭC外挂的Flasｈ片选信号。低有效。26BＭＣ_ＨWR＿ IＢＭC读写掌握信号27BMＣ＿MD［0:1]ﻩIBＭC模式输入。28ＢＭC_MODE_SＥＬIBＭC模式选择，由跳线掌握.默认为‘1'，即没有上跳线帽.２9ＢMC＿PFSEＬﻩＩ30BＭＣ＿PWＲＯK_ﻩIＢMＣ输出到EPLＤ的PWRＯK＿信号，经过EPLD送到ICH3的ＰWＲOK＃管脚.和面板上的RＥSＥＴ按钮所起作用相同。保留.（不行靠）31BＭC＿RD_ﻩIBＭC读信号3２BＭC_RＥSO_ﻩＩBMＣ输出的复位信号，可以用于复位Xeｏn。调试阶段保留。33Ｂ＿ＦC_ＯUTENﻩOＢＭC使能ＦCP的FC通道0/1输出到背板。高有效。EPＬD上电复位时，该管脚初始化为‘0’。另外如果Ｐ6４H2_0_ＰＷＲOK为低，那么该信号也必须为低，考虑到防止闩锁.3４DＢＲ_RESＥT＃ﻩICPU的ITP测试接口引入的复位信号,备用。３５EPLＤ_ADＭ706＿MR_O３６EPＬＤ＿ADM７０6_RSＴ＿I37EPLD_ADＭ７０６＿ＷDIO38ＥPLD＿ADM70６＿WDO_I39ＥPLD_CLKﻩIEPＬＤ输入时钟信号.３3MHz，备用。40ＥＰＬＤ＿GOEﻩ４1ＥPLD_TCＫ/EＰLD＿TDIEＰLD_TDO/EPLD_ＴMＳＪTAG42ＥPLD_P1＿ＳＫＴOＣＣ＃ＩCPU1在位信号‘1'表示CPU1不在位，‘0'表示CPU1在位4344FＣP＿GPIＯ＿IＮ＿OＮ_ＯBMＣ允许后插板信号输入到FCP的GPIO,通过１６2４4隔断.低有效。ＥＰLD上电复位时，该管脚初始化为'1＇。45ＦCP＿GＰIO_OUT＿OＮ_OBMＣ允许FＣP的ＧPIＯ输出到后插板,通过16２44隔断.低有效。ＥPＬD上电复位时，该管脚初始化为'１＇.4６FＣ_MUXﻩﻩＯ‘１’选择从背板输入的ＦC通道连接到ＦＣP；‘0’选择从后插板输入的ＦC通道连接到FＣＰ。EPLＤ上电复位时,该管脚初始化为‘０’。另外如果P64H2_0_PWROK为低，那么该信号也必须为低，考虑到防止闩锁.4７ＦRONT＿RST＿ﻩI面板复位按钮输入。低有效48FWH0_IＤ０ ＯＢMＣ掌握，输出到FWＨ0的IＤ０管脚。调试阶段设为“0”。49FWＨ1＿ID０ﻩOBMＣ掌握，输出到ＦWH１的ID0管脚。和ＦＷH０_ID0反相.调试阶段设为“1”。51ＨＵDI_ETRST＿ IHUＤI仿真插座引入的对ＢMC的JTAＧ接口的ＴＲＳＴ_管脚的复位信号。52HＵDＩ_RSＴ＿O_ﻩIHUＤＩ仿真插座引入的对ＢMＣ复位的信号。53IＣH3＿ＥPLD_GPＩO[0：3]BI保留54ＩＣＨ3＿LＥD＿HEALTHY0_IICH３输出的HＥALTHY灯驱动信号0.55ICＨ3_LEＤ_HEALTＨＹ1_IICH３输出的HEAＬTHY灯驱动信号1。56ICH３_LED_ＯＯＳ_IIＣH3输出的OOS灯驱动信号.‘1’灭,‘０’亮.57ISＯLＡTE_IＰＭＢ0Ｏ掌握IＰMB0与背板之间的bufｆｅr是否关断.当WＤＴ2＃溢出时关断bufｆeｒ,直至BMC重新正常对WＤT2#清狗.“０”表示关断，“1”表示开通.58ＩＳOLＡTＥ＿IＰＭB１O掌握ＩPMB1与背板之间的bufｆer是否关断。当ＷＤT2＃溢出时关断bｕfｆｅr，直至BＭＣ重新正常对WＤＴ２＃清狗。“0”表示关断，“１”表示开通。5９ＬED_BLUE＿ﻩO前面板蓝灯掌握信号.“１”灭，“0”亮。60LED_DEBUG[０：1］_ﻩO规律测试指示灯。默认输出为‘０’,点亮ＬEＤ。61ﻩ6２LEＤ＿DIＭＭ［０：3]_ＥＲRIDIＭＭ错误信号，由BＭC检测.63ＬＥD_HEALＴHＹ0＿ﻩO面板HEALTHＹ灯的驱动信号（红色）。由ＩCＨ3和BMC共同掌握。‘0’亮，‘1’灭。64LED_ＨEＡLTHＹ１＿ﻩO面板HＥALTＨＹ灯的驱动信号(绿色)。由ICＨ3和BＭC共同掌握。‘0'亮，‘１'灭。65ＬＥD＿ＯOS０_ﻩO面板OOSＬED(黄色,欧洲模式）的驱动信号。由ＩCH3和BMＣ共同掌握。‘0'亮，‘1'灭。66ＬED_ＯＯＳ1_ O面板OＯＳＬＥＤ(红色,北美模式)的驱动信号。由IＣH３和ＢMC共同掌握。‘0'亮,‘1’灭。6７ＬＥD＿ＰＷRGＤ_ﻩO备用。68ＬED_PWＲOK_ﻩO单板电源（除ＶRD）输出状态指示灯,只有PＷRGOOD_ＤC、ＰＷＲGOOD_ＶDＤ１V２、ＰＷRGOOD_VDD1V５、PWＲGOＯD_VＤD1Ｖ８、ＰWRGＯOＤ_VDＤ2V5都为‘1'，该信号才为‘0’,点亮指示灯，否则为‘1’;“亮”表示电源正常,“灭”表示电源未正常工作69LEＤ＿VRD＿PWROK_ＯＶＲD电源输出状态指示灯，PWRGＯOＤ＿VRＤ为‘１’,则该信号为‘0’，点亮指示灯，否则为‘1’；“亮"表示VRD电源正常，“灭"表示VＲD电源未正常工作;70ＬＭ８0Ａ_IＮＴ_ﻩＩＬＭ80送过来的中断。保留。7１MCH＿HI_ＶDD1V2_ＯNOBMC掌握ＭＣH的HI接口参考电压１.2Ｖ上电。‘０’不上电。是默认状态。‘1’上电。ＢＭC允许后插板上电工作时,ＢMC置该信号为‘1'。但是BMC必须在后插板送过来的“RTM_PWRＯＫ"变为高以后,才可以置ＭCＨ＿HI＿VDＤ１Ｖ2_OＮ信号为‘1'。EPLD上电复位时,该管脚初始化为‘0’.72P64H2＿0_ＰＣIRST_ﻩＩIＣH３输入的复位信号。低有效。73POＮ_VＤD３Ｖ３ Ｏ当SLP_S5＿为高时，该信号为‘1'，否则为‘0’。EＰＬＤ上电复位时，该管脚初始化为‘0’。74ＰON＿VDＤ１２VﻩO当SLP_S５＿为高时，该信号为‘１'，否则为‘0’。EPLD上电复位时，该管脚初始化为‘０’。7５ICＨ3_VRDPWRＧD_O输出给IＣＨ3的VRDPwrgooｄ信号.CＫ４08＿V１8_PWRGD_Ｏ不处理，高阻输出。CK4０8_PWRGD_Ｏ不处理,高阻输出。７6PWRGＯＯD＿DCﻩＩ二次电源模块(—４8V／1２V，—４8V／3.3Ｖ,12V／5V）的POWERGＯOD信号.高有效７7ＰＷＲＧOＯD_ＶDＤ1V２Ｉ３.3V-１．２Ｖ电源的POＷERＧOOＤ信号高有效78ＰWRGOOＤ_ＶDD1V5Ｉ3。3Ｖ-1。5V电源的PＯＷＥＲGOOD信号高有效79PＷＲGOOD＿VDD1V８Ｉ3。３V—１.8V电源的PＯＷERGOOD信号高有效８0PWRGOOD＿ＶＤD2Ｖ５IＤDR2.５Ｖ电源的PＯWERGOＯＤ信号高有效８1PWRGOＯD_VRDＩVRD的PＯWERGOOD信号输入82E75０１_PWRＯＫ，ＩＣH3_PWRＯＫ，P6４H2_0_ＰWROKO这3根信号是相同的处理。1，PWRGＯOD_DC、PWRGOOD＿ＶDD１V2、PWRＧOOＤ_VＤD1V5、PＷRGＯＯＤ_ＶＤD１Ｖ８、PWRGOOD_ＶDD2Ｖ5都为‘1’以后，这３根信号同时为‘1'。2，BMC可以置这些信号为‘０'，结果是ICH３复位单板（不包括ＢMC)。BMC由此复位单板。临时保留。3，FRＯNＴ＿RST_(面板按钮）为‘0’时，这些信号为‘０’,结果是IＣＨ３复位单板(不包括BMＣ）.‘1'有效，‘０’表示单板上电还没有完成。EPLD上电复位时，这３根信号初始化为'0’。83PWＲOＮ_VRDOVRＤ输出访能。PWRＧOＯD_ＤＣ、PWＲGOＯD＿ＶDＤ１V2、ＰＷRＧOOD＿VＤＤ1V5、PWＲＧOＯD_VDD１V8、PWＲGＯOD＿VDD2V５都有效以后才使能VRD。OpeｎDraｉn输出,‘０’关断VRD，‘高阻’使能ＶRＤ84ＰWRＯN_ＶDD2Ｖ５OPWRＯN＿ＶDＤ2Ｖ5（DＤR上电)。1.2V_PWR＿GOＯＤ信号为高时输出高阻,使能ＤDR电源;1．２Ｖ_ＰWR＿GＯOD信号为低时输出‘０’，关断DＤR电源;ＥPLD上电复位时，该管脚初始化为‘０'。8５ＰWＲ_ＢID[0:3]ﻩＩ电源扣板的PＣＢ_ID信息。BＭC读取.86RTM_BＬUE＿ＬEＤ_ﻩO后插板BLUE灯掌握信号。‘０’表示亮，‘１'表示灭.87RTM_ＨＥAＬTHY＿G＿Ｏ输出到后插板的HEAＬTHY(绿色）点灯信号。‘1’灭，‘0’亮。88RＴＭ＿HEAＬTＨY_R_O输出到后插板的ＨEＡLＴHY（红色）点灯信号.‘１’灭，‘0’亮。89ＲTM_OOＳＲ＿ﻩＯ输出到后插板得OOSLＥD（红色）点灯信号。‘1’灭,‘0’亮。９0RTM_ＯOＳY＿ﻩO输出到后插板得ＯOSLＥD(黄色)点灯信号。‘1’灭,‘０’亮。９1RTM_PＣＩRＳＴ_ﻩO后插板复位信号。P6４H2＿0＿ＰCIRＳT_和RTM_ＰWROK都为‘１’时才为‘１’,否则为‘0’。EPLD上电复位时,该管脚初始化为‘0’９2ＲTM_PＷROKＩ后插板送过来、表示后插板上电完成的信号。‘0’后插板没有上电，或没有完成上电。‘１’后插板上电完成。9３RＴM_ＶBUＳ_ONﻩＯBMＣ掌握后插板VBＵS(＋1２V)电源ＯN/OFF。后插板的２根“ＥＮ"都有效以后，该信号也有效。‘1'表示ＯN,‘0’表示/OFFEPＬＤ上电复位时,该管脚初始化为‘0’。9４RTＭ＿ＶSＢ＿ＯＮOBMＣ掌握后插板ＶSB电源OＮ／OＦF。后插板的２根“EN"都有效以后，该信号也有效。‘1’表示ON,‘0’表示/ＯFFEPLＤ上电复位时，该管脚初始化为‘０’。95R_FC_OUTEＮO使能FＣＰ的FC通道０/1输出到后插板。高有效。EPLD上电复位时,该管脚初始化为‘0’。另外如果P６4H2＿0_PWROK为低，那么该信号也必须为低,考虑到防止闩锁。96ＳCＳI_PＣIRＳT＿ﻩＯ硬盘扣板复位信号。复制Ｐ64H2_０＿PCIRST_输出。９7THRMTRIＰ＿LTCHIＣPU温度过高时，TＨERＭ＿EN有效，关断VＲD电源.备用.高有效98BＭC_70８＿ＲESEＴ＿IBMC的70８输出的复位信号。99ＶDＤ＿IDﻩI当ＶDDID为低时,表示DIMＭ内存条的VDＤ和ＶDＤＱ不是同一电压，单板不能上电;当ＶDDIＤ为高时，表示DIMM内存条的ＶDD和VDDＱ是同一电压，单板可以上电;备用。100WDT3_DOGIＢMＣ送过来的WＤＴ3清狗信号。调试阶段保留。10１SLＰ_S5＿ＩＩCH3送出的“睡眠状态"信号:‘0'表示处于“睡眠状态”,也是单板上电时的初始状态。此时信号PON_VDＤ３V3和PＯＮ_VDD12V输出为低;主电源模块关断.‘1'表示单板不再处于“睡眠状态”。此时信号POＮ＿ＶＤD3Ｖ3和PON_VDＤ１2V输出为高;主电源模块使能输出电源。SＬＰ_S５_由‘0’到‘1’是通过输入到IＣＨ3的ICH3_ＰWRBTＮ_来实现的.１０2ＤISＫ_ＰWＲOＫI硬盘扣板输入的PWＲＯK信号.‘０’表示硬盘扣板没有上电完成，或没有上电；‘1’表示硬盘扣板上电完成;10３HIP6３０1_ＤPMODEO掌握VRＤ电源的LoａdLine.‘1’表示Ｘeｏn１在位；‘0’表示Ｘeon1不在位；该信号是输入信号ＥPＬＤ_P１＿SKTOCC#的反相。104ＬＭ80A_ＩNT＿IＳERVER板ＬM8０输出的中断信号，ＢMC读取,保留。低有效。10５ＩＣH3_ＰWR_ＢTＮ_OEPLD上电复位时,该管脚置为‘0'.以后由BＭC掌握。默认为‘0'。调试阶段不处理。106BMＣ_RＥSＥT_OＥPLD输出给BＭC的ＲＥS＿管脚的复位信号。当HUＤI_RST＿O＿或BMC_７0８_RＥSET_有一个为‘０’时，该信号为‘0’;同时关断连接ＣMＭ的２条I2Ｃ总线。另外，如果ＥPLD外挂的７0６溢出,ＢMＣ＿ＲESEＴ＿也输出为‘０’;同时关断连接CＭM的２条I2Ｃ总线。调试阶段此功能保留。ＡDM7０6接口略.电源上电掌握依据Ｅ７501芯片组和ＩＳP23１2对上电挨次的要求,规律实现以下功能：依据１．2V的ｐｗroｋ信号，使能2．5Ｖ/1。２5V的上电;依据单板其它电源的pwrｏk，使能VRD上电;依据３.3V、2.5Ｖ、1．5V的pｗrｏk,使能ISP2３12上电；BＭC（Ｈ２168)接口该模块主要实现和BMCH２１６8F器件）的规律的接口,规律供应相应的可以读写的寄存器。H2１6８和规律的连接关系如图所示：/RD/RDAD[15:8]AD[7:0]A[23:16]逻辑H2168F/HWR/CS256ＣPU和规律数据地址总线接口图硬件上H２1６8和规律的连线包括的地址线Ａ2３～Ａ16(高位地址）,数据地址复用AD1５～AＤ8,地址线AD7～ＡD０。设计上选用Ｈ216８的“地址数据复用扩展模式",访问空间为ＣS25６片选对应的地址空间（0ｘＦ8000０～0xFＢＦFFＦ)，BMC软件设置８—ｂit寻址空间模式，这种情况AD1５～AＤ８为数据地址复用,AD7～ＡＤ０以及A23～Ａ16作为地址（用IO方式模拟）;Ｈ2１68外部扩展的器件包括CPＬD和FLＡSH,规律内部通过A23作为片选，A23=‘1’选中CＰLD，A23=‘0'选中外扩FLASH。读写信号为BＭC_RD_/BMＣ_HWＲ＿，片选信号采纳Bmｃ_cｓ256_。BMC读写时序如下图所示:BMＣ存储器接口读写时序CPLD内部用Bmc_ad[１0：8］共３个地址线作为地址译码，供应7个８bit寄存器,寄存器定义参见下表:规律寄存器地址安排寄存器名：REG０地址:0x00位默认值定义功能描述操作７—０当前版本CPＬＤ_ＶＥR[7：0］CPLＤ规律软件版本号R寄存器名：REＧ１地址：0x0１7-00000＿0０0０ＴEST_REＧ测试寄存器W/R寄存器名:REG2地址:0x027-4-ＬＥD_ＤIMM［0:3］_ERRＤIMM错误信号，由ＢMＣ检测.Ｒ3—0—PＷR_BＩD［0：3］电源扣板的PCB＿ID信息.ＢMC读取。R寄存器名:ＲＥＧ３地址:０x0３7-2保留1－VＤD_ID 当VDDID为低时，表示DIMＭ内存条的VＤD和VDDQ不是同一电压，单板不能上电;当ＶＤDIＤ为高时，表示DIMＭ内存条的VＤD和VDDQ是同一电压，单板可以上电；备用。R０-EPＬD_P1_SKTＯCC＃CPＵ１在位信号‘1'表示CPU1不在位，‘0’表示CＰＵ1在位Ｒ寄存器名:ＲEＧ4地址：０x0471ＦCP_GPＩO_ＩＮ_ＯN_允许后插板信号输入到FCP的GＰIＯ，通过１６2４4隔断。低有效.W/Ｒ６１FＣP_ＧPIＯ_OUT＿ＯＮ＿BＭＣ允许FCP的GPIO输出到后插板，通过１6244隔断。低有效。Ｗ／R50FＣ＿MUX‘１’选择从背板输入的FC通道连接到FCP;‘0’选择从后插板输入的FC通道连接到FCＰ。如果P６4H2_0_PWROＫ为低,该信号也必须为低,考虑到防止闩锁.W／R40Ｂ＿ＦＣ_ＯUTEＮﻩBMC使能ＦCP的FC通道０/1输出到背板.高有效。如果P６４H２_０＿PWROＫ为低，该信号也必须为低，考虑到防止闩锁。ＷＲ3０Ｅ7５01_ＰＷＲＯK这3根信号是相同的处理。2，BMC可以置这些信号为‘0’，结果是ICH3复位单板（不包括BMＣ）。ＢＭC由此复位单板。临时保留.3，FROＮT_ＲSＴ_(面板按钮）为‘0’时,这些信号为‘0'，结果是IＣH3复位单板(不包括BMＣ）.‘1’有效，‘0’表示单板上电还没有完成.EPＬD上电复位时,这3根信号初始化为'０’。WR2０ＩCH３＿ＰＷROKWR10Ｐ6４H２＿０_PWROKWR0０ＭCH＿ＨI＿ＶＤD1V２＿ONBMＣ掌握MＣH的ＨI接口参考电压１。２Ｖ上电。‘0’不上电。是默认状态。‘１’上电.BMＣ允许后插板上电工作时,BＭC置该信号为‘1’。WＲ寄存器名:REＧ5地址:０x０57ISOLATＥ_IＰMB1掌握IPMB１与背板之间的buffｅr是否关断。当ＷDＴ2＃溢出时关断ｂuffｅr，直至BMC重新正常对WＤT2＃清狗。“０”表示关断,“1”表示开通。6IＳＯＬAＴE＿ＩＰMB０掌握IPＭB０与背板之间的buｆfer是否关断。当WＤT2＃溢出时关断ｂｕfｆer,直至ＢMＣ重新正常对WDT2#清狗。“0”表示关断,“１”表示开通.50Pｗron＿vrdＸoｅn电源掌握ＷR41LED_ＭＯDＥOOS灯模式‘1'欧洲模式,‘0'北美模式WＲ3１LEＤ＿BLUE_ 前面板蓝灯掌握信号.“1"灭，“0”亮。W／R21LED_HEALTHY０_ 面板HEＡＬTHY灯的驱动信号(红色）。由ICＨ3和BMＣ共同掌握。‘0’亮,‘1’灭。W／R1１LＥＤ_HEALTHY1_ﻩ面板HＥAL