数字逻辑实验箱指导书第3版

数字电子技术根底-数字电子技术根底-1-数字电路使用手册信号源：

面板上有六个频率输出点，分别为1MHz、100KHz、VCC-S 10KHz、1KHz、10Hz、1HZPK0GPK0GGGGGGGGGGGGRRRRRRRRRRRRL11L10L9L8L7L6L5L4L3L2L1L0指示灯：L0—L11输出指示，当输出为高电寻常红灯亮，当输出为低电寻常绿 灯亮。数码管：D5D4D3D2D1D5D4D3D2D1D0共阴极，对应的公共端为LEDx，将LEDxC5C4C3C2C1C0接地对应的数码管点亮，用Dx、Cx、Bx、B5B4B3B2B1B0

A5DP5A4DP4A3DP3A2A5DP5A4DP4A3DP3A2DP2A1DP1A0DP0Ax0——F”的显示单脉冲：板上有单脉冲输出端分别为P+、P-,当按下相应按键时P+由低变高，P-由高变低。(见第1图左右两侧)电源：除+5v电源外，在箱子的正上方有两个可调电源输出端口。分别在+5~+15-5~-15内可调。开关：在箱子的右下方有k0—k11十二个拨动开关。拨下输出低电平，拨上输出高电平。(ELL-3数字规律试验箱面板图见下页)

LED5 LED4 LED3 LED2 LED1 LED0Y+Y+5V~+15VU2G-5V~-15V...... K11 K10K1 K0......K11 K10K1 K0......0 0 0 0

9 D0 8 N 6

1 0 1 D 1 KN 9D CEL D ELD CDEL5 D CEL

BA 0 DELDDP1A 1 DELDDPDP2A 2 DELDP3 A P D E

K GPPP0 11 12 11413 C 21 I4 D 1D1 NDG

G1 8 K14 7 1 K5 6K6 5K7 4 K10ELEL9L 1L 11L1L1L 41L 51L 1LL 5L 6L 71 8LV1+~V5+1

D C D C 876543I 214321IV1-~V5-

A DA D980111213141

LELELSCCV765432I1

NGPCVOI/ lxbKM3V D NE+ G LNE

3 21 14 11 15 016 917 88 79 60 521 C 42I2 323 2D2D4 N 12 G5 41 16 31 17 11 18 21 19 1 2 1 8222 73

8 C 31 I9 210 121 01 12 913 814 711 61 57 418 C 31 I9 210 129 80 711 612 2 4 31 825C251 I6 119 0

KKC KCVKKK1K11KCV3 21 14 11 15 016 917 88 79 60 51 4C2 2C2 I 323 22D4 1D2 N9 8 0 11 12 13 C 21 I4 19 8 0 11 12 13 C 21 I

9 8 0 11 12 13 C 1 I4 19 8 0 11 12 13 C 1 I

9 8 0 11 12 13 C 21 I4 19 8 0 11 12 13 C 21 I

24 2C5 1 4C2 I6 327D 272NG21 8 12V5 41 16 31 17 11 18 21 19 1 0 D 1 8N 2G22 7

11 11 1 4 C1 CI5 I16 19 0 11 11 1 4 C1 6CI5 I16

G1 02 22 92 13 82 14 72 15 62 16 52 17 42 18 19 10 23 11 03 12 93 84 735 C 64 1 4 1 4 11 1 1K K1 1

2 4 25 1 42 CI6 32D7 N 2D2 G8 12

1 3 I6 535 4 7 436 3 8 339N7 2 D 29N3 G8 C 1 0 1I 4数字电子技术根底-数字电子技术根底-3-一、试验目的把握TTL、CMOS集成电路输入电路与输出电路的性质。把握集成规律电路相互连接时应遵守的规章和实际连接方法。二、试验原理TTL电路输入输出电路性质当输入端为高电寻常，输入电流是反向二极管的漏电流，电流微小。其方向是从外部流入输入端。当输入端处于低电寻常，电流由电源Vcc经内部电路流出输入端，电流较大，当与上一级电路连接时，将打算上级电路应具有的负载力气。高电平输出电压在负载不大时为3.5V左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将上升，一级LS系列TTL电路允许灌入8mA电流，即可吸取后级20个LS系列标准门的灌入电流。最大允许低电平输出电压为0.4V。CMOS电路输入输出电路性质一般C115p3.5V以上，输入低电平通常为1.5V以下。因CMOS电路的输出构造具有对称性，故对凹凸电平具有一样的输出力气，负载力气较小，仅可驱动少量的CMOS电路。当输出端负载很轻时，输出高电平将格外接近电源电压；输出低电寻常将格外接近地电位。在高速CMOS电路54／74HC系列中的一个子系列54／74HCT，其输入电平与TTL电路完全一样，因此在相互取代时，不需考虑电平的匹配问题。集成规律电路的连接在实际的数字电路系统中总是将确定数量的集成规律电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的协作和负载力气这两个需要妥当解决的向题。可用以下几个表达式来说明连接时所要满足的条件VOH(前级)＞ViH(后级)VOL(前级)＜ViL(后级)IOH(前级)＞n×IiH(后级)IOL(前级)＞n×IiL(后级)n为后级门的数目TTL与TTL的连接TTL集成规律电路的全部系别，由于电路构造形式一样，电平协作比较便利，不需要外接元件可直接连接，主要的限制是受低电寻常负载力气的限制。表1—1列出了74系列TTL电路的扇出系数。74LS0074ALS0074LS0074ALS00740074L0074S0074LS002040540574ALS00204054057400408010401074L001020220174S00501001210012TTL驱动CMOS电路TTL电路驱动CMOS电路时，由于CMOS电路的输入阻抗高，故此驱动电流一般不会受到TTL电路在满载时，输出高电平通常低于CMOS电路对输入高电平的要求，因此为保证TTL输出高电寻常，后级的CMOS电路能牢靠工作，通常要外接一个提拉电阻R，如图1—1所示，使输出高电平到达3.5V以上，R的取值为2一6.2K较适宜，这时TTL后级的CMOS电路的数目实际上是没有什么限制的。1—1TTLCMOSCMOS驱动TTL电路CMOS的输出电平能满足TTL对输入电平的要求，而驱动电流将受限制，主要是低电寻常的负载力气。表1—2列出了一般CMOS电路驱动TTL电路时的扇出系数，从表中可见，除了74HC系列外的其它CMOS电路驱动TTL的力气都较低。LS-TTLL-TTLTTLLS-TTLL-TTLTTLASL-TTLCD4001B系列1202MC14001B系列1202MM74HC及74HC系列1020220既要使用此系列又要提高其驱动力气时，可承受以下两种方法承受CMOSCD4049，CD4050是专为给出较大驱动力气而设计的COMS电路。几个同功能的CMOS(TTL电路是不允许并联的)。〔4〕CMOS与CMOS的连接CMOSCMOS电路可带动的CM0S电路数量是不受限制，但在实际使用时，应当考虑后级门输入电容对前级门的传输速度的影响，电容太大时，传输速度要下降，因此在高速使用时要从负载电容来考虑，例如CD4000T系列。CMOS电路在10MHz以上速度运用时应限制在20个门以下。三、试验设备与器件1．+5V直流电源2．规律电平开关3.0—1指示器 4．直流数字电压表直流毫安表6．规律指示灯LED7．74LS00×2CD400174HC008．电阻：100Ω470Ω3KΩ9．电位器：47K10K4.7K(b)1—274LS00CD4001四、试验内容测试TTL电路74LS00及CMOS电路CD4001的输出特性测试电路如图1—3所示，图中以与非门74LS00为例画出了高、低电平两种输出状态下输出特性的测量方法。转变电位器Rw的阻值，从而获得输出伏安特性曲线，R为限流电阻。高电平输出 低电平输出图1—3与非门电路输出特性测试电路测试TTL电路74LS00的输出特性在试验箱的适宜位置选取一个14P插座。插入74LSOO，R取为100Ω，高电平输出时，Rw取47KΩ，低电平输出时，Rw取10KΩ，高电平测试时应测量空载到最小允许高电平(2，7V)之间的一系列点；低电平测试时应测量空载到最大允许低电平(O.4V)之间的一系列点。测试CMOS电路CD4001的输出特性测试时R取为470Ω，Rw取4.7kΩ高电平测试时应测量从空载到输出电平降到4.6V为止的一系列点；低电平测试时应测量从空载到输出电平升到O.4V为止的一系列点。TTL电路驱动CMOS电路用74LS00的一个门来驱动CD4001的四个门，试验电路如图5-1，R取3KΩ。测量连接3K与不连接3K电阻时的规律功能及74LS00上的规律指示灯进展测试，其输入口1NPUT通过一根导线接至所需的测试点)。CM0S电路驱动TTL电路，电路如图1—4所示，被驱动的电路用74LS00的八个门并联。电路的输入端接规律开关输出插口，八个输出分别接规律电平显示的输入插口。先用CD4001的一个门来驱动，观测CD4001的输出电平和74LS00的输出规律功能。图1—4 CMOS驱动TTL电路然后将CD4001出并联)，分别观看CMOS的输出电平及74LS00的规律功能。最终用1／474HC00代替1／4CD4001，测试其输出电平及系统的规律功能。五、预习要求自拟各试验记录用的数据表格，及规律电平记录表格。生疏所用集成电路的引脚功能。六、试验报告整理试验数据，作出输出伏安特性曲线，并加以分析。通过本次试验，你对不同集成门电路的连接得出什么结论?试验二组合规律电路的设计与测试一、试验目的把握组合规律电路的设计与测试方法二、试验原理1．使用中、小规模集成电路来设计组合电路是最常见的规律电路。设计组合电路的一般步骤是依据设计任务的要求，列出真值表。用卡诺图或代数化简法求出最简的规律表达式。依据规律表达式，画出规律图，用标准器件构成电路。(4)最终，用试验来验证设计的正确性。2．组合规律电路设计举例用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“l”时，输出端才为“l”设计步骤：依据题意列出真值表如表2—1所示，再填入卡诺图表2—2中。数字电子技术根底-数字电子技术根底-8-表2—1D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表2—2由卡诺图得出规律表达式，并演化成“与非”的形式最终画出用“与非门”构成的规律电路如图2—1所示。三、试验设备与器件由卡诺图得出规律表达式，并演化成“与非”的形式1．+5V直流电源2.规律电平开关3．0—1指示器 4．直流数字电压表5．继电器 6．蜂鸣器7．CD4011(或74LS00) CD4013(或74LS20)四、试验内容设计一个三人无弃权表决电路(多数赞成则提案通过)本设计要求承受四2输入与非门实现。要求按本文所述的设计步骤进展，直到测试电路规律功能符合设计要求为止。图2—l 表决电路规律图数字电子技术根底-数字电子技术根底-10-A、B、C、D的输入端和一个开箱钥匙孔信号E1001(E＝1)，假设输入代码符合该锁设定的代码，保险箱被翻开(Z1＝1)，假设不符，电路将发出报警信号(Z2＝1)。要求使用最少的与非门来实现，检测并记录试验结果。[提示：试验时锁被翻开，用试验箱上的继电器吸合与LED发光二极管点亮表示；在未按规定按下开关键时，防盗蜂鸣器响]。、等于、小于其次个数，使相应的三个输出端中的一个输出为“1”。五、试验预习要求依据试验任务要求设计组合电路，并依据所给的标准器件画出规律图。六、试验报告列写试验任务的设计过程，画出设计的电路图。对所设计的电路进展试验测试，记录测试结果。组合电路设计体会。试验三计数器及其应用一、试验目的学习用集成触发器构成计数器的方法把握中规模集成计数器的使用方法及功能测试方法运用集成计数器构成1／N分频器二、试验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的规律功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数器的不同，分为二进制计数器，十进制计数器和任意进制计数器。依据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册供给的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。用D触发器构成异步二进制加、减计数器图3—1是用四只DD触发器接成T’触发器，再由低位触发器的Q端和高一位的CP端相连接。3—1假设将图3—1稍加改动，马上低位触发器的Q端与高一位的CP端相连接，即构成了一个四位二进制减法计数器。中规模十进制计数器74LS192是同步十进制可逆计数器，具有双时钟输入，并具有去除和置数等功能，其引脚排列及规律符号如图3—2所示。图3—2 74LS192引脚排列及规律符号LD—置数端；CPu——加计数端；CPd—减计数端C0—非同步进位输出端；B0—非同步借位输出端；D0、D1、D2、D3——计数器输入端；Q0、Q1、Q2、Q3——数据输出端；CR——去除端。74LS192(CD40192，二者可互换使用)的功能如表3—1所示，说明如下：当去除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD为低电寻常，数据直接从置数端D0、D1、D2、D3置入计数器。当CRLD为高电寻常，执行计数功能。执行加计数时，减计数端CPd接高电平，计数脉冲由CPu输入；在计数脉冲上升沿进展8421码的十进制加法计数。执行减计数时，加计数端CPu接高电平，计数脉冲由减计数端CPd输入，表3—2为8421码十进制加、减计数器的状态转换表。输入输输入输出CRLDCPUCPDD3D2D1D0Q3Q2Q1Q01XXXXXXX000000XXdcbAdcbA01↑1XXXX加计数011↑XXXX减计数计数器的级联使用一个十进制计数器只能表示0一9十个数，为了扩大计数器范围，常用加法计数进位输入脉冲数0123进位输入脉冲数0123456789输出Q30000000011Q20000111100Q10011001100Q00101010101借位减计数多个十进制计数器级联使用。同步计数器往往设有进位(或借位)输出端，故可选用其进位(或借位)输出信号驱动下一级计数器。图3—3(a)是由74LS192利用进位输出CO制高一位的CPu端构成的加计数级联图。图(b)是由CD40160利用进位输出QCC把握高一位的状态把握端Sl、S2的级联图。图(c)和(d)是由CD4510利用行波进位法和用C0把握Ci的级联图。实现任意进制计数用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“O”，即获得M进制计数器。如图10-4所示为一个由74LS192十进制计数器接成的6进制计数器。利用预置功能获M进制计数器图3—5为用三个74LS192组成的421进制计数器。外加的由与非门构成的锁存器可以抑制器件计数速度的离散性，保证在反响量“0”信号作用下计数器牢靠置“0”。图3-6是一个特别12进制的计数器电路方案。在数字钟里，对时位的计数序列是1，2，…11，12，1，…是12进制的，且无0数。如以下图，当计数到13时，通过与非门产生一个复位信号，使74LS192(2)[时十位]直接置成0000，而74LS192(1)，即时的个位直接置成0001，从而实现了1—12计数。三、试验设备与备件l.+5V直流电源2.双踪示波器3.连续脉冲源4.单次脉冲源5．规律电平开关6.0—1指示器图3—3 同步计数器级联方案图3-4六进制计数器 图3—5421进制计数器3—6特别127.译码显示器8.74LS74×2(CD4013)74LS192×3(CD40192)CD40160×2CD4510×274LS00(CD4011)74LS20(CD4012)四、试验内容用74LS74或CD4013D触发器构成4位二进制异步加法计数器。按图3—1RD接至规律开关输出插口，将低位CPO端接单次脉冲源，输出端Q3、Q2、Q1、Q0接规律电平显示输入插口，各SD接高电平+5V。清零后，逐个送入单次脉冲，观看并列表记录Q3—Q0状态。(3)将单次脉冲改为1Hz的连续脉冲，观看Q3—Q0的状态。将1Hz的连续脉冲改为1KHz，用双踪示波器观看CP、Q3、Q2、Q1、Q0端波形，描绘之。将图10-1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按试验内容2)，3)，4)进展试验，观看并列表记录Q3一Q0的状态。测试74LS192或CC40192同步十进制可逆计数器的规律功能。D3、D2、D1、D0分别接规律开关，输出端Q3、Q2、Q1、Q0接试验设备的一个译码显示输入的相应插口A、B、C、D；CO和BO规律电平显示插口。按表3—1逐项测试并推断该集成块的功能是否正常。去除令CR=1，其它输入为任意态，这时Q3Q2QlQ0＝000，译码数字显示为0。去除功能完成后，置CR＝O置数CR＝O，GPu，CPD任意，数据输入端输入任意一组二进制数，令LD＝1，观看计数译码显示输出，予置功能是否完成，此后置LD＝1。加计数CR＝0RD＝CPD＝1，CPu接单次脉冲源。清零后送入10个单次脉冲，观看输出状态变化是否发生在CPu的上升沿。减计数CR＝0RD＝CPu＝1，CPD接单次脉冲源。参照3)进展试验。用两片74LS192组成两位十进制加法计数器，输入1Hz连续计数脉冲，进展由00—99累加计数，记录之。将两位十进制加法计数器改为两位十进制减法计数器，实现由99——00递减计数，记录之。选图3-3(a)、(c)、(d)中任一电路进展试验，记录之。表3—3 CD40160功能表输入输出CPCrLD S1S2D3D2D1D0Q3Q2Q1 Q0X0X XXXXXX000 0↑10 XXd3d2d1d0d3d2d1 d0X11 0XXXXX保持X11 X0XXXX保持↑11 11XXXX计数按图3—5，或图3—6进展试验。设计一个数字钟移位60进制计数器并进展试验。五、试验预习要求复习有关计数器局部内容绘出各试验内容的具体线路图拟出各试验内容所需的测试记录表格表3—4 CC4510功能表CPCiU／DPEB功能×1×00不计数0100加计数0000减计数×××10置数××××1复位查手册，给出并生疏试验所用各集成块的引脚排列图.六、试验报告画出试验线路图，记录、整理试验现象及试验所得的有关波形。对试验结果进展分析。总结使用集成计数器的体会。试验四555时基电路及其应用一、试验目的生疏555型集成时基电路的电路构造、工作原理及其特点，把握555型集成时基电路的根本应用二、试验原理集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用格外广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，二者的构造与工作原理类似。几乎全部的双极型产品型号最终的三位数码都是555或556；全部的CMOS产品型号最终四位数码都是7555或7556，二者的规律功能和引脚排列完全一样，易于互换。555和7555是单定时器。556和7556是双定时器。双极型的电源电压VCC＝+5--+15，输出的最大电流可达200mA，CM0S型的电源电压为+3--+18V。1．555电路的工作原理555电路的内部电路方框图如图4—1RS触发器，一个放电开关管T，比较器的参考电压由三只5K的电阻器构成分压器供给。它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为2/3Vcc和1/3VCC。A1与A2的输出端把握RS触发器状态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于1/3Vcc时，触发器置位，555的3脚输出高电平，同时放电开关管截止。RD复位端，当RD＝0，555输出低电平。寻常RD端开路或接Vcc。Vc是把握电压端(5脚)，寻常输出2/3Vcc作为比较器A1的参考电平，当5脚外接一个输入电压，即转变了比较器的参考电平，从而实现对输出的另一种把握，在不接外加电压时，通常接一0.01μf的电容器到地，起滤波作用，以消退外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于7脚的电容器供给低阻放电通路。555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的凹凸和放电开关的通断。这就很便利地构成从微秒到数格外针的延时电路，可便利地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。数字电子技术根底-数字电子技术根底-17-图4—1 555定时器内部框图及引脚排列2.555定时器的典型应用构成单稳态触发器图4—2(a)为由555定时器和外接定时元件R、CC1、Rl、D构成，其中D为嵌位二极管，稳态时555电路输入端处于电源电平，内部放电开关管TCl加到2端。并使2端电位瞬时低于1/3VCC，低电平比较器动作，单稳态电路即开头一个暂态过程，电容C开头充电，Vc按指数规律增长。当VC充电到2/3VCC时，高电平比较器动作，比较器A1翻转，输出Vo从高电平返回低电平，放电开关管T重导通，电容C上的电荷很快经放电开关管放电，暂态完毕，恢复稳态，为下个触发脉冲的来到作好预备。波形图如图4—2(b)所示。暂稳态的持续时间tw(即为延时时间)打算于外接元件R、C的大小。Tw＝1.1RC通过转变R、C的大小，可使延时时间在几个微秒到几格外钟之间变化。当这种单稳(4脚)接地的方法来中止暂态，重计时。此外尚须用一个续流二极管与继电器线圈并接，以防继电器线圈反电势损坏内部功率管。图4—2 单稳态触发器构成多谐振荡器如图4—3(a)所示由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图4—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝0.7(R1十R2)C，tw2＝0.7R2C。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于3.3MΩ。555定时器配以少量的元件即可获得图4—3 多谐振荡器组成占空比可调的多诸振荡器电路如图4—4所示，它比图4—3D1、D2用来打算电容充、放电电流流经电阻的途径(充电时D1导通，D2截止；放电时D2导通，D1截止。数字电子技术根底-数字电子技术根底-19-占空比 q=twl/(tw1+tw2)≈0.7RAC/0.7C(RA+RB)=RA/(RA+RB)可见，假设取RA＝RB电路即可输出占空比为50％的方波信号。图4—4 占空比可调的多谐振荡器图4—4 占空比可调的多谐振荡器组成占空比连续可调并能调整振荡频率的多谐振荡器电路如图4—5所示。对C1充电时，充电电流通过R1、D1、W2和W1；放电时通过W1、W2、D2、R2。当Rl＝R2、W2调至中心点，因充放电时间根本相等，其占空比约为50％，此时调整W1仅转变频率，占空比不变。如W2调至偏离中心点，再调整W1，不仅振荡频率转变，而且对占空比也有影响。Wl不变，调整W2，仅转变占空比，对频率无影响。因此，当接通电源后，应首先调整W1使频率至规定值，再调整W2，以获得需要的占空比。假设频率调整的范围比较大，还可以用波段开关转变C1的值。电路如图4—6所示，只要将脚2、6连在一起作为信号输入端，即得到施密特触发器。图4—7示出了VC，Vi和Vo的波形图。设被整形变换的电压为正弦波VC，其正半波通过二极管D同时加到555定时器的2脚和6脚，得Vi为半波整流波形。当Vi上升到2/3VCC时，Vo从高电平翻转为低电平；当Vi下降到1/3Vcc时，Vo又从低电平翻转为高电平。4—5占空比与频率均可调的多谐振荡器组成施密特触发器图4-6 施密特触发器电路的电压传输特性曲线如图4—8所示。回差电压ΔV＝2/3Vcc-1/3Vcc=1/3Vcc图4—7波形变换图 图4—8电压传输特性三、试验设备与器件1．+5V直流电源2．双踪示波器3．连续脉冲源 4．单次脉冲源6.音频信号源 6．数字频率计7．0-l指示器8．555、2CKl3×2电位器 电阻 电容假设干四、试验内容单稳态触发器按图4—2连线，取R＝100K，C＝47μf，输出接LED电平指示器。输入信号ViVi，Vc，Vo(用手表计时)。将R改为1K，C改为0.1μf，输入端加1KHz的连续脉冲，观测波形Vi，Vc，Vo，测定幅度及延时时间。多谐振荡器按图4—3接线，用双踪示波器观测VC与Vo的波形，测定频率。按图4—4接线，组成占空比为50％的方波信号发生器。观测Vc，Vo波形，测定波形参数。按图4—5接线，通过调整Wl和W2来观测输出波形。3．施密特触发器按图4—6Vi的频率为lKHz，接通电源，渐渐加大VC的幅度，观测输出波形，测绘电压传输特性，算出回差电压ΔU。利用555定时器设计制作一只触摸式开关定时把握器，每当用手触摸一次，电路即输出一个正脉冲宽度为10S的信号。试搭出电路并测试电路功能。模拟声响电路按图4—9接线，组成两个多谐振荡器，调整定时元件，使I输出较低频率，Ⅱ为高频振荡器，连好线，接通电源，试听音响效果。调换外接阻容元件，再试听音响效果。图4—9 模拟声响电路五、试验预习要求复习有关555定时器的工件原理及其应用。拟定试验中所需的数据、波形表格。如何用示波器测定施密特触发器的电压传输特性曲线?核定各次试验的步骤和方法。六、试验报告绘出具体的试验线路图，定量绘出观测到的波形分析、总结试验结果试验五D／A、A／D转换器一、试验目的了解A／D和D／A转换器的根本工作原理和根本构造把握大规模集成A／D和D／A转换器的功能及其典型应用二、试验原理在数字电子技术的很多应用场合往往需要把模拟量转换为数字量，称模／数转换器(A／D转换器，简称ADC)(D／A转换器，简称DAC)。完成这种转换的线路有多种，特别是单片大规模集成A／D、D／A问世，为实现上述的转换供给了极大的便利。使用者可借助于手册供给的器件性能指标及典型应DAC0832实现D／A转换，ADC0809实现A／D转换。D／A转换器DAC0832DAC0832CM0S8位数／模转换器。器件的核心局部承受倒T8位D／A5—1T型R—2R电阻网络、模拟开关、运算放大器和参考电压VREF四局部组成。运算的输出电压为V转换。一个8位的D／A转换器，它有8个输入端，每个输入端是8位二进制数的一位，有一个模拟输出端，输入可有28＝256个不同的二进制组态，输出为256个电压之一，即输出电压不是整个电压范围内任意值，而只能是256个可能值。数字电子技术根底-数字电子技术根底-23-5—1TD／A5—2DAC0832D／ADo—D7：数字信号输入端ILE：输入存放器允许，高电平有效CS：片选信号，低电平有效WR1：写信号1，低电平有效XFER：传送把握信号，低电平有效WR2：写信号2，低电平有效IOUT1，IOUT2：DAC电流输出端Rfb：反响电阻，是集成在片内的外接运放的反响电阻VREF：基准电压(-10一10)VVCC：电源电压(+5一+15)VAGND：模拟地、NGNB：数字地可接在一起使用DAC0832输出的是电流，要转换为电压，还必需经过一个外接的运算放大器，试验线路如图5—3呈现。A／D转换器ADC0809ADC0809是承受CNOS工艺制成的单片8位8列如图17-4所示。IN0—IN7：8路模拟信号输入端A2、A1、Ao：地址输入端ALE：地址锁存允许输入信号，在此脚施加正脉冲，上升沿有效，此时锁存地址码，从而选通相应的模拟信号通道，以便进展A／D转换。图5—3 D／A转换试验线路START：启动信号输入端，应在此脚施加正脉冲，当上升沿到达时，内部逐次靠近存放器复位，在下降沿到达后，开头A／D转换过程。ECC：转换完毕输出信号(转换完毕标志)，高电平有效。0E：输入允许信号，高电平有效。CLOCK(CP)：时钟信号输入端，外接时钟频率一般为640KHz。VCC：+5V单电源供电VREF(+)、VREF(-)：基准电压的正极、负极。一般VREF(+)接+5V电原，VREF(-)接地。D2—Do：数字信号输出端图5-4 ADC0809引脚排列8路模拟开关由A2、A1、Ao三地址输入端选通8路模拟信号中的任何一路进展A／D转换，地址译码与模拟输入通道的选通关系如表5—1所示。5—1被选模拟通道IN0IN1IN2IN3IN4IN5IN6IN7地 A200001111A100110011址 A001010101三、试验设备及器件1．+5V、+15V直流电源2．双踪示波器3．连续脉冲源 4．规律电平开关5.