循环冗余校验模块设计实验报告

EDA实验报告书姓名xxx学号xxxxxxx实验时间xxx课题名称循环冗余校验(CRC)模块设计实验目的1.设计一个数字传输中常用的校验\纠结模块;2.循环冗余校验CRC模块;3.学习使用FPGA期间完成数据传输中的差错控制.设计要求1.生成多项式2.信息位为8位二进制码组。3.按照理论分别形成发送模块和接收模块。其中，发送模块中需要引入输入使能和输出标识。接收模块中需要引入输入使能和输出反馈标识。设计思路本设计完成8位信息加16位CRC校验码发送、接收，由两个模块构成，CRC校验生成模块（发送）和CRC校验检错模块（接收），采用输入、输出都为并行的CRC校验生成方式。设计原理图及源程序发送模块：LIBRARYieee;USEieee.std_logic_1164.ALL;USEieee.std_logic_unsigned.ALL;USEieee.std_logic_arith.ALL;ENTITYhhISPORT(clk:INstd_logic;sdata:INstd_logic_vector(7DOWNTO0);datald:INstd_logic;datacrco:OUTstd_logic_vector(23DOWNTO0);hsend:OUTstd_logic);ENDhh;ARCHITECTUREcommOFhhISCONSTANTmulti_coef:std_logic_vector(16DOWNTO0):="11000000000000101";SIGNALcnt:std_logic_vector(15DOWNTO0);SIGNALdtemp:std_logic_vector(23DOWNTO0);SIGNALsdatam:std_logic_vector(7DOWNTO0);SIGNALst:std_logic;BEGINPROCESS(clk)VARIABLEcrcvar:std_logic_vector(16DOWNTO0);BEGINIF(clk'eventANDclk='1')THENIF(st='0'ANDdatald='1')THENdtemp(23DOWNTO16)<=sdata;sdatam<=sdata;cnt<=(OTHERS=>'0');hsend<='0';st<='1';ELSIF(st='1'ANDcnt<18)THENcnt<=cnt+1;IF(dtemp(23)='1')THENcrcvar:=dtemp(23DOWNTO7)XORmulti_coef;dtemp<=crcvar(15DOWNTO0)&dtemp(6DOWNTO0)&'0';ELSEdtemp<=dtemp(22DOWNTO0)&'0';ENDIF;ELSIF(st='1'ANDcnt=18)THENdatacrco<=sdatam&dtemp(23DOWNTO8);hsend<='1';cnt<=cnt+1;ELSIF(st='1'ANDcnt=19)THENhsend<='0';st<='0';ENDIF;ENDIF;ENDPROCESS;ENDARCHITECTUREcomm;接收模块：LIBRARYieee;USEieee.std_logic_1164.ALL;USEieee.std_logic_unsigned.ALL;USEieee.std_logic_arith.ALL;ENTITYddISPORT(clk:INstd_logic;datacrci:INstd_logic_vector(23DOWNTO0);hrecv:INstd_logic;rdata:OUTstd_logic_vector(7DOWNTO0);datafini:OUTstd_logic;ERROR0:OUTstd_logic);ENDdd;ARCHITECTUREcommOFddISCONSTANTmulti_coef:std_logic_vector(16DOWNTO0):="11000000000000101";SIGNALrcnt:std_logic_vector(15DOWNTO0);SIGNALrdtemp:std_logic_vector(23DOWNTO0);SIGNALrdatacrc:std_logic_vector(23DOWNTO0);SIGNALrt:std_logic;BEGINPROCESS(hrecv,clk)VARIABLErcrcvar:std_logic_vector(16DOWNTO0);BEGINIF(clk'eventANDclk='1')THENIF(rt='0'ANDhrecv='1')THENrdtemp<=datacrci(23DOWNTO0);rdatacrc<=datacrci;rcnt<=(OTHERS=>'0');ERROR0<='0';rt<='1';ELSIF(rt='1'ANDrcnt<18)THENdatafini<='0';rcnt<=rcnt+1;rcrcvar:=rdtemp(23DOWNTO7)XORmulti_coef;IF(rdtemp(23)='1')THENrdtemp<=rcrcvar(15DOWNTO0)&rdtemp(6DOWNTO0)&'0';ELSErdtemp<=rdtemp(22DOWNTO0)&'0';ENDIF;ELSIF(rt='1'ANDrcnt=18)THENdatafini<='1';rdata<=rdatacrc(23DOWNTO8);rt<='0';IF(rdatacrc(15DOWNTO0)/=rdtemp(23DOWNTO8))THENERROR0<='1';ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDcomm;仿真波形图发送模块接收模块实验结果发送模块接收模块问题讨论如果将本实