嵌入式系统原理与设计复习

本文格式为Word版，下载可任意编辑——嵌入式系统原理与设计复习嵌入式系统原理与设计复习材料

考试题型：填空10分；判断10分；简单40分；综合40分。

考试主要涉及部分：书本基本概念，试验，硬件设计，软件编程。

书本关键章节：一（1.4），二（2.2.1；2.3.1；2.3.5；2.4），三，四（4.1.1，；4.2.2；

4.2.3），五，七（7.2），八

一．开发环境

硬件环境：ARM9（ARM7）开发板软件环境：Keil

二．ARM9体系结构

2.1ARM9系列处理器主要特点：（P38）

?支持32位ARM指令集和16位Thumb指令集的32位RISC处理器。?五级整数流水线。

?单一的32位AMBA总线接口。

?MMU支持WindowsCE、Linux等系统。?MPU支持实时操作系统，包括VxWorks。?统一的数据cache和指令cache。

?提供0.18um、0.15um及0.13um的生产工艺。

2.2五级流水线（P42）：ARM920T微处理器的指令流水采用典型的RISC五级流水线结构，将指令执行过程分为取指、译码、执行、访问和写回5个步骤。在每一个时钟周期内可能同时有5个指令在执行，消除了指令执行的性能瓶颈，加快了指令执行速度。由于采用五级指令流水结构，程序计数器（PC）是指向取指的指令而不是正在执行的指令，即正在执行的指令对应的地址总是当前程序计数器（PC）值对应地址之前2条指令的地址。2.3分支指令目的地址计算公式（P46）：

目的地址=当前执行的指令地址+8+偏移量

2.4顺序执行地址计算（P47）：

下一条需顺序执行的指令地址=当前执行指令地址+4

2.5ARM9存储模式（P47）：

大端模式：字的地址对应的是该字中最高有效字节所对应的地址；半字地址对应的是该半字中最高有效字节所对应的地址。也就是说，32位数据的最高字节存储在低地址中，而其最低字节则存放在高地址中。小端模式：字的地址对应的是该字中最低有效字节所对应的地址；半字地址对应的是该半字中最低有效字节所对应的地址。也就是说，32位数据的最高字节存储在高地址中，而其最低字节则存放在低地址中。ARM9处理器默认为小端模式。

1

2.6边界对准（P47）：访问字存储单元时，字地址应当字对准（地址能被4整除）；访问半字存储单元时，半字地址应当半字对准（地址能被2整除）。2.7ARM9工作模式（P45）：模式符号是否特权是否异常意义用户模式Usr正常执行程序时的处理器模式系统模式Sys特权模式运行特权操作系统任务时的模式管理模式Svc特权模式异常模式运行操作系统的保护模式指令或数据预取操作中止时的模式，中止模式Abt特权模式异常模式该模式下实现虚拟存储器或存储器保护未定义模Und特权模式异常模式当执行未定义的指令时进入该模式式IRQ模式Irq特权模式异常模式相应普通中断时的处理模式FIQ模式Fiq特权模式异常模式相应快速中断时的处理模式2.8内部寄放器（P48）：ARM9处理器的内部总共有37个32位的寄放器，其中31个用作通用寄放器，6个用作状态寄放器，每个状态寄放器只使用了其中的12位。

R0~R15称为通用寄放器，其中，R0~R7是不分组的寄放器；R8~R14是根据工作模式进行分组的寄放器。

R13寄放器的作用寻常是堆栈指针，又称为SP。每种异常模式都有对应于该模式下的R13物理寄放器。

R14寄放器可用作子程序链接寄放器，又称为LR（LinkRegister）。当ARM9处理器执行带链接的分枝指令（如：BL指令）时，R14保存R15的值。当异常发生时，相应的寄放器分组R14_svc、R14_abt、R14_und、R14_irq和R14_fiq用来

2

保存R15的返回值。

R15寄放器的功能是程序计数器，又称为PC。在ARM状态下，R15寄放器的[1：0]位为0b00，[31：2]位是PC的值；

CPSR寄放器称为当前程序状态寄放器，又称为R16。在所有处理器模式下，CPSR都是同一个物理寄放器，它保存了程序运行的当前状态。

在各种异常模式下，均有一个称为SPSR的寄放器用于保存进入异常模式前的程序状态，即当异常出现时，SPSR中保存CPSR的值。CPSR和SPSR均为32位的寄放器。

2.9特权模式与非特权模式的区别：区别在于是否有权利更改CPSR，特权模式下可以自行更改CPSR，从而将工作模式切换为其他模式；非特权模式则不行。2.10异常的定义（P51）：所谓异常，是指由内部或外部产生一个引起处理器处理

的事件，换句话说，也就是指正常的程序执行流程被暂时中断而引发的过程。2.11异常向量（P51）：

2.11异常优先级（P53）：

2.11异常的进入（P53）：

（1）将下一条指令的地址保存在相应的LR寄放器中。假使异常是从ARM状态

进入，则保存在LR中的是下一条指令的地址。假使异常是从Thumb状态进入，则保存在LR中的是当前PC的偏移量。（2）将CPSR复制到相应的SPSR中。

（3）迫使CPSR模式位M[4：0]的值设置成对应的异常模式值（4）迫使PC从相关的异常向量取下一条指令。

（5）也可以设置中断阻止位来阻止其他无法处理的异常嵌套。假使在异常发生

3

时处理器是在Thumb状态下，那么当用中断向量地址加载PC时，自动切换进入RAM状态。2.11异常的退出（P53）：

（1）将LR寄放器的值减去相应的偏移量（偏移量根据异常的不同而不同），送

到PC中。

（2）将SPSR复制回CPSR中。（3）清除中断阻止位标志。三．ARM9指令系统

3.1系统引导程序（bootloader）（P81）:系统引导程序是在硬件上执行的第一段

程序代码，它寻常被安排在系统复位异常向量地址处。3.2引导程序的功能（P81）：·关看门狗定时器，关中断。

·有时需要设置系统CPU的速度和时钟频率。

·设置好堆栈。系统堆栈初始化取决于用户使用哪些异常，以及系统需要处理哪些错误类型。一般状况下，管理模式堆栈必需设置；若使用了IRQ中断，则IRQ中断堆栈必需设置。·假使系统应用程序是运行在用户模式下，可在系统引导程序中将系统改为用户模式并初始化用户堆栈指针。

·若系统使用了DRAM或其他外设，需要设置相关寄放器，以确定其刷新频率、总线宽度等信息。

·初始化所需的存储器空间。为正确运行应用程序，在初始化期间应将系统需要读写的数据和变量从ROM拷贝到RAM里；一些要求快速响应的程序，如中断处理程序，也需要在RAM中运行；假使使用Flash，对Flash的擦除和写入操作也一定要在RAM里运行。ARM公司软件开发工具包中的链接器提供了分布装载功能，可以实现这一目的。·跳转到C程序的入口点。

3.3系统引导程序的代码（P82）

四．存储系统机制及存储器接口。4.1半同步定时（P91）：半同步定时总线结合了同步定时总线和异步定时总线两者的优点。这种定时总线也有两个定时控制信号线：时钟信号CLOCK和慢速模块发出的WAIT（等待）信号。对不同速度的设备而言，这些信号起做异步定时总线中的EQU信号和ACK信号的作用，但传输延迟时间只有异步定时总线的一半。对于速度匹配的设备，这种总线本质上是由时钟信号单独控制的同步总线。

4.2高速缓存（cache）（P98）：介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。4.2高速缓存的优缺点（P98）：优点：高速缓存能够减少内存的平均访问时间，使系统性能得到提高。缺点：可能出现数据不一致的现象。4.3存储管理单元（MMU）（P100）：它是中央处理器（CPU）中用来管理虚拟存储器、物理存储器的控制线路，同时也负责虚拟地址映射为物理地址，以提供硬件机制的内存访问授权。4.3存储管理单元主要功能（P100）：

?将主存地址从虚拟存储空间映射到物理存储空间。

4

?存储器访问权限控制。

?设置虚拟存储空间的缓冲特性等。4.4两种虚拟存储管理方式（P101）：分段方式和分页方式。每种方式都有其特点，分段方式支持较大的、任意的内存区域；分页方式支持较小的、固定大小的内存区域。

4.5NORFLASH与NANDFLASH的区别：

?NORFlash的读取速度比NANDFlash稍快一些，NANDFlash的擦除和写入速度比NORFlash快好多。

?Flash芯片在写入操作时，需要先进行擦除操作。NANDFlash的擦除单元更小,因此相应的擦除电路更少。?接口方面它们也有区别，NORFlash带有SRAM接口,有足够的地址引脚来寻址,可以很简单地存取其内部的每一个字节，可以像其他SRAM存储器那样与微处理器连接；NANDFlash器件使用繁杂的I/O口来串行地存取数据,各个产品或厂商的方法还各不一致，因此，与微处理器的接口繁杂。

?NANDFlash读和写操作采用512字节的块,这一点类似硬盘管理操作,很自然地,基于NANDFlash的存储器就可以取代硬盘或其他块设备。4.6SDRAM与SRAM的区别：

SRAM：静态RAM，不用刷新，速度十分快，价格昂贵，容量小，一般地址线不复用。