112G高速互连白皮书

分布式存储技术与产业分析报告1分布式存储技术与产业分析报告1开放数据中心标准推进委员会版权声明ODCC（开放数据中心委员会）发布的各项成对于未经著作权人书面同意而实施的剽窃、复制、修I编制说明本报告在撰写过程中得到了多家单位的大力支）：）：鲁中原、梁勇、VincentTsai、崔朋、陈亮、程传胜、韩燕、何宗应、胡新毅、李凯、李娜、刘超、刘维纲、SandeepShah、万川、王建、康浩浩、杨光、张灿、汪超、朱峰峰、曾照龙、郝豫鲁、金晓光、杨简、112G高速互连白皮书前言在当前信息技术快速发展的背景下，数据中心做为算发工作。项目主要围绕基于112GbpsSerDes下的网络设备高测试方案及方法研究、高速互连系统仿真、对新一代系统112G高速互连白皮书 I II III 9 10 10 10 10 11 11 11 12 13 14 14 16 16 16 17 19 21112G高速互连白皮书 21 21 23 25 25 26 27 27 28 29 30 30 30 31 31 32 32 33 35 36 36 37 37V112G高速互连白皮书 38 39 40 41 41 42 42 43 44 45 47 48 49 49 49 50 53 54 58 63 63 63 64112G高速互连白皮书 64 65 67 68 68 74 75 79 79 79 80 82 83 83 83 84 87 87 88 88 89 89 90112G高速互连白皮书 90 90 90 91 91 92 92 97 97 989在国家战略的指引下，推进数据中心产业高质量发展，成为全行业“十四五”用，数据中心对高吞吐和大带宽的需求越发迫切，数据量和分布式低延迟处理之外，在超大规模数据学习功能的集成也正在以更高的功率消耗来获取更图1以太网单通道速率的提升&总体速率的提升（EthernetAlliance）得物理层高速互连设计的难度也越来越大，是网络在一个典型的系统中芯片对芯片、芯片对光模块、光模块对光模块之间的连接，通过连接器、PCB传输线、铜电缆或者光纤互连。这些互连可以是单向的或双向的、光的或电的，并且可以支持一定范围的数据速率，通常他们各自对于每个互连形式，设计中的考虑因素包括：链路性能图2112G可能的高速互连形式同一PCB板卡内或子卡上的两个芯片之间互连，是最简单的形式。这种方图3中短距芯片间互连典型方案模型1图4中短距芯片间互连典型方案模型2的500mm长度是采用PCB布线，可以使用损耗更低的cable来替代，以达到更长的长度。高速通道的设计需要满足com要求，以保证设计裕量足够。FEC后芯片通过机箱内的背板或者中间板在不同板卡之间进行通信，一般经过的连接器量为1个（如正交方案）和两个（传统背板方案），设计目标长度通常图5传统背板方案模型图6正交背板方案这种方案通常为电气接口，可以遵循的标准为100GBASE-KR1、200GBASE-这种方案将芯片和光器件封装在一个基板中，共封装的解决方案提供了高质量的信号通道，具有以下主要特点：近距离、非低成本、可实现光器件的无DSP方案；更适合多通道、无需解决传统可插拔光图7CPO互连方案图8CPO互连方案布局图CPO应用可以遵循的标准是OIFCEI-112G-XSR和XSR+最高10dB（XSR）和13dB（XSR+bumptobump，传输线差分阻抗为92.5ohm，传输距离推荐为封装基板50mm长度，可以包括一个连接器，通道设图9XSR协议应用模型图10XSR协议应用模型相对CPO方案的共封装设计，NPO方案的光接口与芯片不在一个封装内，而是放置在离主机芯片非常近的位置，相对传统可插拔方案，仍然实现了近距图11NPO互连方案图12NPO互连方案布局图图13linear标准要求截止到现在，在设备的前面板上支持可插拔模块是图14传统可插拔方案图15CEI-112G-VSR设计要求这种方案是工程师最熟悉的设计，可以遵循标准为CEI-112G-LINEAR，当需要支持外接cable应用时，可遵循标准100G设备侧可以达到的最大设计长度与采用的链路材料强前常用材料的理论最大长度预估，实际设计时需综合考虑其他设计因素如过孔表1CEI-112G-VSR协议可支持的设备侧长度分析链路材料损耗（dB/inch）设备最大设计长度低损耗板材9.2inch超低损耗板材112inch极低损耗板材0.717inch线缆cable0.524inch行业目前有10Gb/s、25Gb/s和56Gb/s的电气接口可供使用，目前正在进行112Gb/s的开发工作，以满足更高的数据速率需求。然而，传统铜互连的带宽受到严重限制，使用高速通道的设计越来越困难。同时，芯片功耗的剧烈上在网络设备中，前面区域通常由用于系统间通信的光模块占据，而系统内的板卡通信通过背板/中板连接。为了支持合理的系统尺寸，系统背板/中面板距离已经需要使用先进的低损耗电路材料和高性能连接器来满足损耗预算。芯片基片和印刷电路板（PCB）材料（介质和导体）影响总损耗。下图是对5112G主流板材损耗分析，PCB板材性能改善提升了30%左右，详细内容参考第图16PCB板材性能改进在考虑高速通道设计时，传统的方案是典型的PCB铜导线和连接器结构，被性能更好的cable取代。cable的设计也有自己的挑战，尤其是在装配将中继芯片引入信号通道以增加成本，功耗和设计复杂性为代价增加了线对于背板/中板应用，像前面板一样使用光信号连接，也其他需要考虑的重要因素是高速通道各种组件的阻抗和串扰特性，如芯片封装和连接器，他们可以优化整体通道性能。对于112Gbps，回损对低损耗信道的影响变得很明显。基于这一认识，112Gbps的应用将需要更多的权衡插入随着电源电流的成倍增加，电源通道设计面临挑战，ASIC的低压电源、纳米技术的趋势以及更高集成度的影响使得设备总功率显著增加，这实际上需要极高的电流通流和电压稳定性，必须控制在几个mv的公差表2芯片电流随信号速率增长的典型数据信号速率25Gbps56Gbps112Gbps单芯片最大电流~200400A~400800A~700A1000APCB功耗~2030W~3040W~5060W电源压差要求需要的2oz层数246信号速率翻倍至112Gbps，以损耗为代表的的高速通道困难也会变得难以克服，使得高速互连工程师倾向采用最先进的印刷电路板或电缆技术等各种新方案，这必然带来成本的上升甚至翻倍，如何平衡性能需求和成本管控，需要高速信号在无源通道传播中会产生畸变，造成接收端信号信噪比（S/N）恶化，形成误码。系统实现中，通道造成的畸变不可避免，要无源通道对信号的影响通常分为：损耗（Loss）、反射（Reflection）和串扰（Crosstalk）。串扰影响是不确定性），（Corrected损耗和反射影响是确定性的（Deterministic理论上可纠正，反射噪声通过SerDes恢复较为困难。SerDes能力主要表现为对损耗造成畸变的恢复，因此通常采用信号通过“最大通道损耗”且能恢复来简单表征频域上看，无源通道衰减呈低通特性，低频损耗小，高频损耗大，造成信号幅度变小和畸变；从时域上看，高频衰减使得信号上升下降沿变缓，单位间图17通道损耗造成信号畸变示意发送Tx时域冲击函数和频域传递函数为：ℎTx−ffe(t)和HTx−ffe(s)接收Rx时域冲击函数和频域传递函数为：ℎRx−EQ(t)和HRx−EQ(s)ℎRx−EQ(t)HRx−EQ(s)频域上看，信号无畸变则系统频域传递函数接近于“1”，即SerDesTx&Rx的均衡效果HTx−ffe(s)×HRx−EQ(s)尽可能接近于通道传递函数的倒数(1/时域上看，消除码间串扰(ISI)，即把被通道损耗展宽的冲击响应（Pulse位于接收侧，FFE可位于接收和发送侧，在发送侧通常称为FIR（Finite(Main+pre+post)；过3阶的FIR滤波器从时域卷积波形进号增益，通过压低信号的低频形成高通滤波器，因此FFE会压缩信号的摆幅，图18发送侧FFE恢复信号机制接收线性均衡（CTLE），其频响为高通滤波器，无增益的CTLE（比如VSR参考接收机）同样会压低低频缩小眼图，有增益的CTLE放大信号会同时放大高频噪声。CTLE增益曲线通常可采用零极点函数进行表征，为了更好的将Hend2ends)接近1/Hcℎ(s)，CTLE通常可以设计多个零极点，可以更精细的控制CTLE的传递函数，从而获得更平坦Hend2ends。图19无源CTLE电路和频域相应曲线），例是确定的，DFE直接将这部分能量通过加法器扣除；DFE放大噪声，仅对信号对应tap采样时刻有效，是负反馈系统；负反馈可能会造成系统的不稳定，即误码传播，DFE的反馈系数(系数和)越大则误码传播可能性越大。FFE（FeedForwardEQ），类似发送FIR，模拟FFE会造成信号幅度图20FFE和DFE实现机制及DFE时域响应二次反射噪声也称为回音（echo）噪声，回音噪声非线性，在频域上体现为Ripple，在时域上为毛刺，无法通过线性均衡（CTLE和FFE）消除。若回音2．PAM4、FEC、误码传播需要通过FEC（ForwardErrok）/2比特的误码。比如，100G-KR4背板采用RS（514,544,15）编码，最多可FEC编码会加入额外的数据冗余，同时FEC编解码带来一定的功耗代价和延时（latency）。FEC有效的降低误码率，如下图所示不同RS-FEC编码纠后图21BERVSSNR上图FEC对误码率的提升针对的是随机误码，对突发误码FEC难以有效纠错，需要尽量避免。SerDes中DFE均衡为负反馈系统加下一个Bit正确判决的概率；反之，当前Bit错误判决会增加下一个Bit误判的概率，即DFE存在误码传播现象。在NRZ系统中信噪比很高，FEC纠前误码近似为0，DFE误码传播影响不大；PAM4系统的纠前误码率较高，SerDes设计中需减小DFE反馈系数减小误码传播的概率，因此PAM4SerDesDFE的阶数数字)去消除损耗带来的ISI的影响；长链路损耗很大时，为了实现多阶FFE（10-30阶），很多厂家采用DSP架构，先对信号进行模数转换，采用DSP进对损耗较大的链路，纯模拟架构难以保证误码率，几乎所有的长链路112G图22112G基于数字架构SERDES框图模拟部分的功耗不会随着数据率增加而增加，而对数字部分功耗随波特率增加而增加。从时域看，无源通道损耗越大，通道冲击响应持续的时间越长，此112G的SerDes的功耗不可忽略。针对不同无源通道损耗和应用场景，将112G互连技术的实施带来了很大挑战：信号速率的翻倍，电源功耗的剧烈增加，关键器件性能的提升和可靠性设计，成本的管控等。总之，需要仔细的研究，以针对所确定的每一个挑战的解决方案，实现满足带宽要求的经济高效数据中心网络带宽的提升需求促进网络接口速率的不断提升。当前主流的性和兼容性，需要对传输链路中的发射机、接收机、及传输通道进行测试。从产品形态分类，包含主机端口、光模块、线缆、背板等种类，每种产品分别对表3不同产品对应的测试项目交换机/线路卡光模块有源光缆无源铜缆/有源铜缆背板电发射机测试√√√光发射机测试√电接收机测试√√√光接收机测试√通道测试√√802.3bs/cd/ck，OIF-CEI112GVSR/MR/LR等。规范中对于测试项目、测试方范作为非强制要求的规范，应该看作互连接口的基础要求。数据中心用户可以表4行业规范说明规范名称线速率说明IEEE802.3ck106GbpsElectricalC2M&C2C&CR1&KR1IEEE802.3cu106Gbps10Km,Single-ModeOpticalFiberat106GbpsperλIEEE802.3db106Gbps50M,MultimodeOpticalFiberat106GbpsperFiberIEEE802.3ct106Gbps10Km,DWDM(densewavelengthdivisionmultiplexing)OIFCEI-112GVSR72-116Gbpsupto12-16dBlossattheNyquistfrequency,includingoneconnectorOIFCEI-112GMR72-116Gbpsupto20dBlossattheNyquistfrequency,includingoneconnectorOIFCEI-112GLR72-116Gbpsupto28-30dBlossattheNyquistfrequency,includingtwoconnectors以IEEE802.3ck规范中100GAUI-1图24112Ghost接收测试组网（来源：IEEE802.3ck规范）对电口发射机和接收机进行测试时，测试组网需要使用夹具将被测端口转接到测试仪表。通常使用示波器作为参考接收机，误码仪或码型发生器作为参考发射机进行测试。标准的模块接口可以使用商用的HCB/MCB夹具进行测试，例如QSFPDD和OSFP等类型。对于PCB测试或非标准连接器接口，则需要定制图25112Ghost接收测试组网（来源：IEEE802.3ck规范）主要测试项目：眼高、垂直眼图闭合（VEC）、转换时间、有效回波损耗电口发射机的主要测试项目由示波器进行，通过设置被测发射机输出标准测试码型，例如PRBS13Q，由示波器采集眼图和波形进行参数分析。在测试前需要先调节电发射机的预加重参数，以及标准接机的均衡参数，包括CTL和DFE均衡。通过调节发端与收端设置使眼图张开度达到最大以后，再进行其图26均衡后的106G电眼图图27上升时间测试截图一般使用矢量网络分析仪进行反射S参数的测试提取数据。将反射S参数文件图28ERL测试示意图主要测试项目：TDECQ、平均光功率、消光比、光调制幅度（OOMA）、光眼图的测试主要由光采样示波器搭配时钟恢复进行。首先设置被测光发射机输出测试码型，例如SSPRQ，再通过光时钟恢复和光口示波器进行眼图的采集。从光眼图数据中可以计算TDECQ、消光比、光调制幅度等参数。下图为图29106GPAM4光眼图图30PAM4光信号RIN测试截图电接收机测试主要由误码仪进行，通过配置被测接收机进入环回模式，将误码仪输入接收机的信号环回到误码检测端，进行接收机误码率和抖动容限的测试。调节输入被测接收机的信号幅度、抖动幅度和抖动频率，可以测量接收图31接收机误码率测试截图对于规范一致性的电压力眼测试，需要通过高速示波器、串扰源等设备对电压力眼信号进行校准。经过校准后标定电压力眼的眼高、VEC、抖动等参数，另外需要补充说明的是误码测试可以使用被测接收机内置的误码统计功能来代替误码仪的误码检测部分。只要被测接收机可以识别并同步误码测试的数据流（通常为PRBS31Q码型），并实时统计误码率，就可以用于分析被测接收光接收机的测试方法与电接收机类似，区别是信号环路由电信号环回变为光信号环回。如果被测件是光模块，可以使用夹具将光模块的电信号输出环回到误码仪误码检测端进行测试；如果被测件是主机上的光口，可以选择通过光光压力眼的测试步骤相对复杂，需要通过标准光发射机仪表产生光压力眼信号，并通过光采样示波器进行压力眼的校准。经过校准后的光压力眼信号通过光衰减器输入被测接收机，调节衰减值测试被测接收机压力眼灵敏度参数。具体的校准和测试步骤可以参考802.3bs/cd规范中的定义。下图为光压力眼校图32压力眼测试校准截图FEC丢帧率通过FEC协议分析仪进行。如果被测件是光模块，可将光模块插入FEC分析仪搭建传输环路；如果被测件是主机上的通信端口，可通过光模块或线缆将被测端口与FEC分析仪连接，进行FEC编解码能力，以及FEC丢帧图33EC测试结果示例主要测试项目：差模插入损耗（ILdd）、有效回波损耗（ERL）、模式转换回损（RLcd）、模式转换插损（ILcd）、通道工作裕量（COM可选项主要测试项目：差模插入损耗（ILdd）、有效回波损耗（ERL）、模式转换回损（RLcd）、模式转换插损（ILcd）、通道工作裕量（COM可选项对于无源铜缆、有源铜缆、PCB背板通道的测试，标准测试由矢量网络分析仪进行。通过校准后的网络分析仪测量提取被测通道的差分S参数，计算出112G高速互连白皮书及串扰通道（如果为并行多通道接口，则需要测量相邻串扰通道）的S参数，图34COM测试结果示例112G属于传统的SerDes的链路，其链路包括了发送端/接收端的芯片、芯图35完整的电气连接链路112G高速互连白皮书无源链路包括了发送端/接收端芯片的封装、PCB板、过孔、连接器、背板、线缆和封装等等。在进行系统设计时，需要针对主要的组件进行仿真。通常，SerDes信号网络的封装会比较大，而且，112G信号网络的信号频率非常高，所以封装对信号的影响也非常大。对于封装，一般关注的是其无源特性，包括其插入损耗、回波损耗、串扰、阻抗、模式转换等等。如下图所图4-2芯片封装仿真结构如下是芯片封装的插入损耗、回波损耗、阻抗、图36芯片封装的电气特性对于高速串行总线，过孔的影响是非常显著。如下图所示为信号过孔的结构，包括了过孔的钻孔孔径、焊盘、反焊盘、图37PCB中的过孔模型过孔中的每一个部分都或多或少的对信号的性能有影响。在设计时，建议对每一种不同类型的过孔都进行仿真，其仿图38过孔仿真流程图39仿真对比不同过孔孔径的阻抗匀性都会导致潜在的信号完整性问题。所以在设计的时候要非常重视过孔的设连接器和线缆是112G系统中不可或缺的组件，112G系统中的连接器类型包括IO、背板或者板对板的连接器。不管是哪一种类型的连接器，其仿真分析都是类似的，都是在三维电磁场软件中提取其电磁模型，即S参数。如下是图40QSFP-DD连接器仿真3D结构图41112GQSFP-DD插入损耗和回波损耗4．无源链路仿真拓扑连接器、背板和封装。在链路中，它们都是相互连接在一起的，但是在实际的应用中，很多时候时都无法把所有器件都连接在一起图42无源链路拓扑结构有源链路仿真就是在链路两端添加上芯片的模型。对于高速串行链路，常用的模型为IBIS-AMI模型或者HSpice模型。由于HSpice模型涉及到芯片的IP保护，一般是芯片公司内部使用，对于系统公司通常很难获取，所以一般系图43112G有源仿真链路112G高速互连白皮书图44CEI-112GVSR端到端的插入损耗要求在112G系统设计中，其无源链路的评估指标包括了插入损耗、回波损图45CEI-112GVSR端到端仿真的插入损耗和回波损耗ChannelOperatingMargin简称为COM，考察的是通道的信噪比。在设计图46COM定义示意图和计算式图47COM仿真链路图48COM仿真结果由于112G使用的是PAM4的调制方式，PAM4的仿真流程与NRZ的仿真图49PAM4仿真链路图50PAM4眼图当链路中有光链路时，可以进行光电联合仿真，即在链路中可以分析电图51EOE仿真链路图52EOE仿真结果对于112G系统，几乎所有的设计都是新的挑战，无论是设计新的产品系统，还是器件模块都建议通过仿真验证之后再进行生产，这样能大大的缩短目前市场主流的产品是28GSerDes高速系统，56GSerDes高速系统已经逐步批量，112GSerDes高速系统预计2022年开始商业化。高速系统PCB产品5-6年升级一代，对PCB材料选择、信号完整性等关键产特性方面都不断提出图53高速PCB发展趋势112GSerDes高速系统具有更高速率、更大带宽、更低延时和高信号完整性系统特点。28GSerDes高速系统的基频从12.89GHZ上升到56GSerDes高速系统的13.28GHZ，基频变化很小。因此从28GSerDes高速系统PCB产品较为平滑过渡到56GSerDes高速系统PCB产品，除了材料的变化，对高速系统PCB其余的关键技术规格要求并无显著的变化。但是由于112GSerDes高速系统的基频上升到26.5GHZ，其基频增加了一倍，对PCB的信号完整性相关技术规格提出了更为严苛的要求。因此对于112GSerDes高速系统PCB产品，除了需要满足高密大容量的需求而增加的PCB层次、板厚、尺寸和厚径比的技术要求，随着高速传输速率越来越高的需求，PCB所使用的绝缘材料必须要符合高速高频的特性，才能确保信号的稳定性与完整性。传统FR4等级的覆铜板材料是以环氧树脂为主体，但是在高速高频工作的环境之下会造成更高的信号损失），它是由树脂、玻璃布和金属铜箔三者结合而成，所以树脂含量及种类都会影响覆铜板是由树脂、玻璃布、铜箔等压合而成，玻璃布编号是按照经纬纱粗细、经纬纱密度、经纬纱重量等进行编号定义的。玻璃布对信号的影响，主要来自于Df。112GSerDes高速系统PCB覆铜板使用到的玻璃布由之前常用的E-glass、LowDK-Glass转换为UltraLowDfGlass及QuartzGlass，Df由之10%@20GHz。目前行业内使用到的UltraLowDfGlass、QuartzGlass主要由图55高速覆铜板材料玻璃布需求演进图56高速覆铜板材料不同玻璃布SI性能对比信号高速高频化使得信号传输越来越集中于导线“表层”（称为趋肤效应），当频率达1GHz时，其信号在导线表面的传输厚度仅为2.1μm，如果导体表面粗糙度为3-5μm，信号传输仅在粗糙度的厚度范围内进行；当信号传输频率提高到10GHz时，其信号在导体表面的传输厚度为0.7μm，信号传输更是在粗糙度范围内进行。信号在粗糙度范围传输，传输信号的驻波、反射将越来越严重，并导致信号传输路径变长，损耗增加。因此铜箔的发展，一直在于追图57高速覆铜板材料铜箔需求演进铜箔的发展经历了THE、RTF、RTF2、RTF3、HVLP、HVLP2、HVLP3、N等几个阶段，粗糙度Rz由最初的5μm逐步下降到0.5μm。目前112GSerDes高速系统PCB覆铜板使用的铜箔，常用为HVLP2、HVLP3，Rz在1~1.5μm，相图58高速覆铜板材料不同铜箔SI性能对比对于112GSerDes高速系统信号传输的无源链路、插损、回损、串扰都是影响信号完整性的关键指标。插损、回损、串扰影响因子众多，但主要取决于设计。对于插损，主要取决于材料选择，叠层设计；对于回损，主要取决于过插损的变化主要来源于制程对铜箔粗糙度的影响。而回损最关键的控制点在背此高的速率，使得在整个系统中实现高速信号布线会面临许多设计难题。过去行整体分析。通道中的每个组件都包含一些设计变量，其会影响通道中其他组件的性能。必须考虑插入损耗、回波损耗、串扰、阻抗等连接器变量。PCB设计决策包括布局、布线、泪滴的添加优化、匹配的材料/层压材料选择、迹线长度与阻抗匹配、旋转走线或者拼板旋转，它们都能够提高或降低高速串行通道PCB制程的损耗控制。112GSerDes高速系制程中，内层走线的损耗控制关键在于铜箔粗糙度的控制。而棕化流程是对铜箔进行表面处理的最后一步，是对铜箔粗糙度影响的关键步骤。棕化流程通过对铜箔表面的咬蚀增加铜箔粗糙度，通过增合力，保证可靠性，然而该做法必然导致损耗的增加。这对112GSerDes高速系统PCB是必须解决的一个矛盾。所以棕化工艺对此的发展趋势是增加化学结合力，减少对铜箔粗糙度的增加。新一代及下一代的棕化药水会在铜箔表面形成一层有机膜，有机膜通过化学键与PP结合，增加结合力，同时效果更小，在保证可靠性的情况下保障插损能力的提升。不同的棕化药水对插损的影响如下图所示，目前业界较为成熟的是Bondfilm级别的棕化药水，图59不同棕化处理方式SI性能对比PCB制程的回损控制。链路中的阻抗不匹配即会引起电磁波的反射，走线阻抗，过孔阻抗均可能是阻抗不连续点。对于过孔，设计上钻孔孔径，焊盘大小，反焊盘设计，泪滴设计等均会影响过孔阻抗，而加工上对过孔阻抗最大的影响是过孔stub长度。过孔stub越长，信号反射越严重，对于112GSerDes高速系统，过孔长度要求为2-8mil。对于走线，加工制程中的线宽一致性，铜厚一致性，介厚一致性均会影响走线阻抗，对于112GSerDes高速系统，走线方式，四个信号电平间电压的间隔相比NRZ更小，这必然导致信号对串扰更为敏感。串扰的降低主要依靠加大攻击信号与被害信号的间距，或在两者间增加GND隔离。这两点对PCB制程提出的挑战就是更小的层偏要求，更小的间距加导致高速信号的隔层相对，这会导致走线阻抗的增加，也会导致信号间串扰的增加。为减少层偏对串扰的影响，一般要求层偏小于4.5mil。在BGA过孔或连接器过孔这些串扰的关键位置，增加GND隔离过孔或隔离铜皮是减少串扰最有效的措施，然而，增加过孔或铜皮要求更小的线到孔间距、更小的孔到孔的间距。112GSerDes高速系统PCB一般要求线到孔的间距7.0mil，孔到孔的间距112G高速互连白皮书因损耗在112GSerDes高速系统中对信号完整性起关键性的影响，故通常通过设计损耗科邦的方式进行PCB走线的损耗监控。目前PCB行业内存在的插损测试方法根据测试设备可以分为矢量网络分析仪VNA（VectorNetworkReflectometry/Transmission）测试两种。时域反射技术（TDR）其主要原理是通过高阶脉冲信号输入传输线结构，通过抓取其反射波幅度等信息形成输出波形，最终通过傅里叶转换将时域参数变换为频域参数，其中典型代表测试方法为SPP（ShortPulsePropagation）、Set2d限制，对于112GSerDes高速系统，时而VNA设备应用比较广泛，测试带宽极高，67GHz、甚至112GHz网络分析仪已有很多厂家进行了配备。可以满足112GHz甚至未来224GHz的信号测试需求。除此之外。其测试精度高、算法简单。其主要实现方式是提取多端口散射参数（Sparameter），之后通过数据阵列转换输出相应的电性能指标，具代表性的就是AFR（AutoFixDeltaL测试方法常用于服务器类产品，该方法测试设备使用VNA，通过试不同长度走线的S参数，通过矩阵运算的方式进行去嵌，然后对去嵌完得到的S参数的损耗曲线进行拟合，最后得出传输线的插入损耗。其算法可支撑CutoffFreq等指标用来辅助判断测试的可靠性及加工的一致性，其测试探头AFR同样是使用VNA进行测试。通过测试不同长度的S参数，使用是德科技的AutomaticFixtureRemoval去嵌算法进行去嵌。业界使用AFR方法进行插损测试时，一般使用SMA作为连接器，SMA带宽可以达到20GHz、40GHz，甚至110GHz。相比DeltaL探头这种探针式的接触，SMA通过螺钉把紧固，与其测试效率极低，不适合大批量的监控。因此，业界使用AFR方法时，往往会设计夹具来应对大批量的插损测试需求。设计夹具后，AFR方法测试效率约为为了满足112GSerDes高速系统信号传输的要求，同时兼顾PCB的可制造性，通过112GSerDes高速系统设计及综合PCB行业主流制造商的工艺能力水表5112GSerDes高速系统PCB关键技术规格关键技术规格建议设计值极限设计值备注：损耗偏差单板偏差<12%@26.5GHz中值偏差<8%@26.5GHz单板偏差<12%@26.5GHz中值偏差<8%@26.5GHz单板偏差：定义相同设计的任意两个单板损耗偏差计算式=2X（单板测试损耗-B单板测试损耗）/（A单板测试损耗+B单板测试损耗）中值偏差：定义为任意单板损耗与预估中值损耗的偏差比例计算式=（单板测试损耗-预估中值）/预估中值内层非电镀层阻抗@0.5OZ≤±7%阻抗线线宽精度±0.4mil内层非电镀层阻抗@1.0OZ≤±7%阻抗线线宽精度±0.5milCore厚度公差±10%且|公差|≤±0.5mil±10%且|公差|≤±0.5mil2*1035和2*1078结构PP含胶量公差±1.5%±1.5%1035、1078类型一次压合整体层偏≤5.0mil@36inch≤4.5mil@24.25inch≤4.5mil@36inch≤4.0mil@24.25inchPCB所有层相对钻孔偏移量最大值相邻层偏≤4.0mil@36inch≤3.5mil@24.25inch≤3.5mil@36inch≤3.0mil@24.25inch相邻两张Core上的相邻两层图形的相对偏移量同core层偏≤2.0mil@36inch≤1.5mil@24.25inch≤1.6mil@36inch≤1.0mil@24.25inch同一张Core板两侧图形层的相对偏移量背钻Stub值H≤50mil：2-6mil；H≤100mil：2-8milH≤180mil：2-10milH≤50mil：2-6mil；H≤100mil：2-8milH≤180mil：2-8mil/背钻区域设计反焊盘直径D+17mil@0.5OZD+17mil@1.0OZD+18mil@2.0OZD+17mil@0.5OZD+17mil@1.0OZD+18mil@2.0OZ1、D=钻通孔直径、2、对应多次层压单板，表格中反焊盘直径+2mil最小钻孔孔径7.9mil&8.9mil7.9mil&8.9mil不同成孔直径的过孔必须指定对应钻头直径厚径比（7.9mil&8.9drill）AR≤21：1AR≤23：1/压接孔孔径公差±0.04mm±0.04mm/压接孔孔位公差±2mil±2mil/112G高速互连白皮书Backplane/B2B连接器是连接母板与子板的连接器，它是大型通讯设备、超高性能服务器、交换机和巨型计算机、工业计算机、高端存储设备常用的一类连接器。Backplane/B2B连接器的主要作用是连接单板和背板，单板和递大电流。由于通信技术的发展，信号传输速度越来越高，所以需要解决由于高频信号高速传输带来的分布电容和电感等而发生的干扰、串音，以及阻抗不随着人工智能计算、云计算、自动驾驶、5G/6G数据流量和应用、元宇宙等技术的发展，对数据流量的传输提出了更高的要求，所有这些激动人心的技术都将以太网传输速率推高至800G甚至更高。带有112GPAM-4接口的最新Backplane/B2B连接器作为整体互连功能的元件，在高速数据传输的应用中扮演着不可或缺的角色，行业技术在现有高速连接器的基础上，Backplane/B2B2．Backplane/B2B连接器应Backplane/B2B连接器是传输设备中重要的组成部分，主要应用在两大领域，分别是通信领域和数据领域。其中通信领域包含交换机、路由器、数据库、集线器、无线通讯、电信和数据通讯等七大细分领域；而数据领域又包含机架安装式服务器、刀片式服务器、存储服务器、数据中心、路由器和服务应用方式：Backplane/B2B连接器根据不同的应用场景，提供了非常丰富的应用方式，主要包含四大种类。如下图所示，种类一是传统的背板和平行板方式；种类二是正交；种类三是板对板，还有一种是线缆。其中平行板又包含正向平行和反向平行，正交又包含90°正交和270°两种应用方式。那么哪种应用方式是最优和最好的解决方案呢？答应是每种应用方式都有各自的优势和长处，需要结合具体应用场景来选择最优的解决方案。下面将列举实例来对不图61背板连接器应用展示下图所示是一种传统标准背板的解决方案，子板和背板上分别压有112GEXAMAX2高速连接器，不同的子板上排布有CPU/switch/SSD/NIC等器件，通过最大的优点在于市场标准化和节省空间，这也是最被大众所熟知和广泛使用的解决方案。这种传统背板的结构，有三种高速连接器组合可供选择，分别是：图62112GEXAMAX2高速背板连接器解决方案下图所示一种正交转接卡解决方案，主控板上装EXAMAX2高速正交连接器和CPU、ACcoupling等元器件，转接板的一端装有EXAMAX2正交连接器，另一端装有Edge连接器，Add-in板上排布有GPU/SSD/NIC等元器件，边缘设计上金手指与Edge连接器插合实现Add-in板和转接板的连接，从而连接成完成更短的信号长度，而可以提供更好的信号完整性性能。这种正交结构使用的高图63112GEXAMAX2高速正交连接器解决方案下图所示一种板对板解决方案，两块PCB板成180°平行排布，分别布有和另一块PCB的正面，通过扣合EXAMEZZ2高速板对板连接器，实现两块不同PCB板的连接和数据传送。这种板对板结构的优点在于灵活的定制化，是当前图64112GEXAMEZZ2高速板对板连接器解决方案每当我们谈论Backplane/B2B连接器时，SI性能始终是一件事。我们应该如何评估和确认连接器系统能否满足应用要求？尤其是当数据速率达到>100Gbs时，一些旧的方法已经不再足够。例如，10年前，当我们其他指标也被同时评估，但总是不如串扰重要。对于大于100Gbps的设计，阻抗、阻抗偏差、回波损耗、IL偏差等，所有这些参数都对整体信道性能起着重作为研究和模拟连接器和信道性能。为了避免仿真数据带来的各种误差或偏差，强烈建议，以下所有SI指标的数据均需来源于实际测试。为了合理的评估测试板要求：至少包含2IMLA相邻的4对差分对（measuredPCBmust112G高速互连白皮书）：差分阻抗值（impedance）:表6差分阻抗值扣板87-98ohmfullmate87-98ohm1mmdemate背板87-98ohmfullmate87-100ohm1.5mmdematerisetime=10ps(20%-80%)；包含连接器封装区域表7插入损耗扣板＜-1dB,f＜13.28GHz＜-1.5dB,13.28GHz≤f＜26.56GHz＜-3dB,26.56GHz≤f≤40GHz背板＜-3dB,f＜13.28GHz＜-5dB,13.28GHz≤f＜26.56GHz＜-10dB,26.56GHz≤f≤40GHz注：扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用。图65扣板包含1mm-demate的应用图66背板包含1.5mm-demate的应用表8插入损耗波动＜0.5dB,f＜13.28GHz＜1dB,13.28GHz≤f＜26.56GHz＜2dB,26.56GHz≤f≤40GHz注：扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用；不区分扣板和背板注：扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用112G高速互连白皮书图67扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用表9回波损耗ReturnLoss＜-15dB,f＜13.28GHz＜-12dB,13.28GHz≤f≤26.56GHz注：扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用；不区分扣板和背板图68扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用表10SCD21-SDD21SCD21-SDD21＜-10dB,f＜12.89GHz＜0.318*f-14dB,12.89GHz≤f≤40GHz注：扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用；不区分扣板和背板图69扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用表11远端串扰FEXT扣板＜-45dB,f＜13.28GHz＜-40dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz背板＜-45dB,f＜13.28GHz＜-45dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz112G高速互连白皮书图70扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用注：扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用表12近端串扰NEXT扣板＜-50dB,f＜13.28GHz＜-40dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz背板＜-50dB,f＜13.28GHz＜-45dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz图71扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用注：扣板包含1mm-demate的应用和背板包含1.5mm-demate的应用表13连接器机械/电气/环境评估条件要求TESTMETHODS/REQUIREMENTSContactResistanceLowLevelLLCREIA364-2320mVmax,10mAmaxInitial:XXmΩ(reference)△≤10mΩDESCRIPTIONTestConditionCriteriaDielectricWithstandingVoltageEIA364-20500Vdc,60secondsSig-Sig&Sig-GndPairswithinwaferNobreakdown,arc-overLeakagecurrent≤0.5mAELECTRICALInsulationResistanceEIA364-21500Vdc,60secondsSig-Sig&Sig-GndPairswithinwafer≥1000MΩVisualInspectionEIA-364-18B10XNodamageMECHANICALCompliantPinInsertionForceEIA364-051”/minutemax.25N/EONmaxCompliantPinRetentionForceEIA364-051”/minutemax.2.2N/EONminimumMating/Un-matingForceEIA364-13MethodA,1”/minutemaxMatingforce：0.45NMax/percotactUnmatingforce：0.10N/percontactPCBWallDamageEIA-364-96Longitudinalmicro-section,0.3mmdownfromtopofPCBNoCucracks,inter-planeorBarrelseparationsPCBHoleHoleDeformationRadiusEIA-364-96TransversedownfromtopofPCBmicro-section,0.3mmIndividualdeformation≤50µmAve.deformation≤37.5µmRemainingCuplating≥ENVIRONMENTALDisturbTelcordiaGR-1217-COREUnmateapprox.0.10mm,thenre-seatNodamageDurability100-cyclesEIA364-09127mm/minmax.NodamageDustEIA364-91Benigndustcomposition#1,1hourNodamageHighTemperatureLifeEIA364-17MethodA,500hours@85℃NodamageHumidityEIA364-31MethodVI,50cyclesNodamageMechanicalShockEIA364-27TestConditionH,½sine,30g,11ms,3shocks/direction/axis,3axesNodamageNodiscontinuity>1µsMFGEIA364-65ClassIIa,10daysunmated(VH’s),10daysmatedNodamageSaltSprayEIA-364-26B,48hours,unmatedheaderpcb,Horizontalorientation,contactsfacingdown,MaskbacksideofPCBPTH’sNodamageThermalShockEIA364-32-55Cto+85℃,5cycles,30min.dwellNodamageVibrationSinusoidalEIA364-28TestConditionII,Sinusoidal,10g,10-500Hz,15minutecycle,8hours/axis,3axesNodamageNodiscontinuity>1µsTESTGROUPID►123a4(2)(5)56TESTDESCRIPTIONMixedFlowingGasTempLifeThermalShock&HumidityThermalShock&HumidityVibration&Mech.ShockPress-FitEvaluationSaltSprayVisualInspection1,161,111,151,141MateHeaderandReceptacle2,822,112,8Un-mateHeaderandReceptacle696ELECTRICAL:ContactResistanceLowLevelLLCR3,5,9,11,13,3,53,5,8,12,3,5,9,11,2,4InsulationResistance3,6,9DielectricWithstandingVoltage4,7,10MECHANICAL:Mating/Un-matingForce2,6CompliantPinInsertionForce2,4,6CompliantPinRetentionForce3,5,7PCBHoleDeformationRadius8PCBWallDamage9ENVIRONMENTAL:ThermalShock54Humidity8HighTemperatureLife4MFG,un-mated,10-days7MFG,mated,10daysSaltSpray3VibrationSinusoidalMechanicalShockDurability,100-cycles4,1474Dust7Disturb连接器由塑胶零件、端子等零配件组成，是电子产品器件、组件、设备、子系统之间实现连接的功能元件，起到传输能量和交换信息的作用，可以增强电路设计和组装的灵活性，其应用领域几乎囊括所有需要电信号、光信号传输和交互的场景，是构成整机电路系统电气连接必不可少的基础元件。按照传输连接器有三个基本的性能指标：机械性能、电气性能和环境性能，机械性能主要包括插拔力与机械寿命；电气性能主要包括接触电阻、绝缘电阻、抗电强度及其他电气指标；环境性能则主要指耐温、耐湿、耐盐图72IO连接器应用连接器作为电路系统电气连接必不可少的元件，全球市场已经达到千亿级别，且仍保持增长态势。根据BishopAssociates数据，近年来全球连接器市场整体呈稳步增长的态势，市场规模从2011年的489亿美元增长至2020年的767亿美元。随着下游终端需求开启增长新局面，以及技术不断更迭，连接器112G高速互连白皮书图73IO2011年～2020年全球连接器市场规模（单位：亿美元）而通信行业是连接器第二大应用领域，通信行业对于连接器的具体需求主要是网络设备、网络基础设施、电缆设备等方面，其中网络设备应用主要包括交换机、路由器等，移动通信基础设施应用包括通信基站、基站控制器、移动交换网络、服务器等。在5G建设、云基建如火如荼的推动下，通信领域连接器高速I/O连接器是通讯行业的主要组成部分，应用于高频高速、低损耗、小型化以及高密度布局的场景，相对于传统的连接器，高速I/O连接器更加关注信号传输的质量，伴随着人工智能、大数据，分布式存储以及边缘计算等技术的发展及广泛应用，对数据流量的传输提出了更高的要求，以太网速度已经从25G/50G增长到如今的400G/800G，并有望很快达到1.6T，而高速I器作为整体互连功能的元件，在数据中心的应用中扮演着不可或缺的角色，其和数据中心，从边缘计算到核心路由，均通过高速I/O连接器作为相互连接的接口。目前在接入市场，以10G/25G单通道SFP作为主流界面，在数据中心内部，伴随着数据流量的极速增加，已经开始逐步跨入双通道的DSFP56/SFP-DD56，四通道的QSFP56以及八通道的QSFP-DD/OSFP的高密应用场景，而且整根据行业数据统计，2021年全球服务器总发货量约为1300万台，折算到多元化的高速I/O接口类型为不同架构层级和运用场景提供了多元化的选择。同时基于市场对高速I/O各类接口多年的运用经验和设计特点的积累，从而在112GPAM4这代形成了基于QSFP112、QSFP-DD800、OSFP800及SFP-DD图74QSFP112LL/JLtype示意图图75QSFP112module侧PIN定义一致，而JLtype对高速差分对采用了“ground-ground-signal-signal-图76JLtypeHostPCB侧PIN定义图77QSFP112LLtypePCBlayout图78QSFP112LLtype2X1PCBLayout图79QSFP112LLtype2X1PCBLayout图80QSFP112JLtype1X1PCBLayout图81QSFP112JLtype2X1PCBLayout为更好地提升连接器的速率，112G对连接器与光模块的配合也做了优化。如QSFP112MSA中，将光模块金手指宽度由0.54±0.04mm减小至0.45±0.04mm，将连接器焊盘宽度由0.35±0.03mm减少至0.30±0.03mm，焊盘长度由1.80±0.03mm减小至1.20±0.03mm。这都在一定程度优化了接触区及焊接图82QSFP112光模块金手指宽度变更为0.45±0.04mm图83QSFP112连接0.30±0.033mm，焊盘长度变更为1.20±0.03mm器焊盘宽度为同时，将光模块与连接器配合的Stub也由1.10±0.18mm减小至0.90±图84QSFP112连接器与光模块配合Stub变更为0.90mm图85ReferenceDifferentialInsertionLossesofHCBandMCBtraces表14EffectiveReturnLoss(ERL)parameters图86MatedHCB-MCBSCD21,SCD12112G高速互连白皮书MatedHCB-MCBSCD21,SCD12≤-15dBfor20GHz图87MatedHCB-MCBSCD11,SCD22,SDC11,SDC22MatedHCB-MCBSCD11,S集成串扰噪声图88MatedHCB-MCBSCC11,SCC22andSCC22≤-12+(18)fdBfor50andSCC22≤-3dBfor500（ICN）测量和求和可扩展到43.5GHz，而方程(12-12)和(12-13)的权重使用Fb=58GHz与攻击者振幅如表所示，上升/下降的时间等于表所示的转换时间。ICN<3.85mVRMS。MDNEXT<1.35mVRMS。MDFEXT<3.6表15表16reportcontent表17results表18TDD11表19TDD22表20SDD21表21SDC22表22SCC11表23SDC21-SDD21表24MDNEXT表25MDFEXT 1MCB指板端连接器测试板，HCB指IO端测试板，二者均需满足 后读取拟合后的规格书中频点IL值作为测试结果，Ilfitted计算方法参见 3用HCB和MCB板测试S参数后，参考oif2017.346.18规范 4ICN参考oif2017.346.18规范23.4.1方法，满足损耗要求的测试板测试不去嵌S参数计算，fb=53.125GHz（摆幅：900mv，上升时间：8ps，码 5回损参考oif2017.346.18规范23.4.1方法HCB+MCB测试不去嵌S参 6SCD参考oif2017.346.18规范23.4.1方法HCB+MCB测试不去嵌S参我们一般使用群组测试的方式来评估连接器的可靠性，附以下6组常用的表26连接器可靠性测试条件1StepDescriptionTestConditionCriteria1LLCREIA-364-23(Initial)△:10mΩ2Durability(Preconditioning)EIA-364-9100cycles,500±50cycles/hourNophysicaldamage3TemperatureLifeEIA-364-17,MethodA105℃±2℃,240hoursNophysicaldamage4LLCREIA-364-23△:10mΩ5ReseatingManuallyunmate/matethesample1cycle6LLCREIA-364-23△:10mΩ表27连接器可靠性测试条件2StepDescriptionTestConditionCriteria1LLCREIA-364-23(Initial)△:10mΩ2Durability(Preconditioning)EIA-364-920cycles,500±50cycles/hourNophysicaldamage3ThermalShockEIA-364-32,MethodA,TestConditionVII-55℃~85℃,5cyclesNophysicaldamage4LLCREIA-364-23△:10mΩ5Humidity/TemperaturecyclingEIA-364-110,MethodIII,ConditionB,omitting7b(Vibration)25±2℃~65±2℃at90～98%RH,10daysNophysicaldamage6LLCREIA-364-23△:10mΩ7ReseatingManuallyunmate/matethesample1cycle8LLCREIA-364-23△:10mΩ表28连接器可靠性测试条件3StepDescriptionTestConditionCriteria1LLCREIA-364-23(Initial)Initial:30mΩ△:10mΩ2Durability(Preconditioning)EIA-364-920cycles,500±50cycles/hourNophysicaldamage3TemperatureLife(Preconditioning)EIA-364-17,MethodA105℃±2℃,132HoursNophysicaldamage4LLCREIA-364-23Initial:30mΩ△:10mΩ5VibrationEIA-364-28,TestConditionVII,LevelD20～500Hz;3.10Grms;15min.;3mutuallyperpendicularaxes.Nophysicalinterruptsgreaterthan1microsecond6LLCREIA-364-23Initial:30mΩ△:10mΩ7MechanicalShockEIA-364-27,MethodAPeakValue:50G,Duration:11mSec.Waveform:HalfSine.ChangeSpeed:3.44m/s;3Shocks/Direction(18total)Nophysicaldamage;Nointerruptsgreaterthan1microsecond8LLCREIA-364-23Initial:30mΩ△:10mΩ表29连接器可靠性测试条件4StepDescriptionTestConditionCriteria1LLCREIA-364-23(Initial)Initial:30mΩ△:10mΩ2Durability(Preconditioning)EIA-364-920cycles,500±50cycles/hourNophysicaldamage3TemperatureLife(Preconditioning)EIA-364-17,MethodA105℃±2℃,132HoursNophysicaldamage4LLCREIA-364-23Initial:30mΩ△:10mΩ5MixedFlowingGasCorrosionEIA-364-65ClassIIA(4gas)one-halfofthesamplesunmatedfor7daysfollowedby7daysmated;Remainingone-halfofthesamplesmatedforall14days.Nophysicaldamage6LLCREIA-364-23Initial:30mΩ△:10mΩ7ReseatingManuallyunmate/matethesample1cycle8LLCREIA-364-23Initial:30mΩ△:10mΩ表30连接器可靠性测试条件5StepDescriptionTestConditionCriteria1LLCREIA-364-23(Initial)Initial:30mΩ△:10mΩ2Durability(Preconditioning)EIA-364-920cycles,500±50cycles/hourNophysicaldamage3DustEIA-364-91Exposeunmatedconnectorstodustcontamination.1hour.Nophysicaldamage4LLCREIA-364-23Initial:30mΩ△:10mΩ5ThermalCyclingEIA-364-110,ConditionA10cyclesNophysicaldamage6LLCREIA-364-23Initial:30mΩ△:10mΩ7ReseatingManuallyunmate/matethesample1cycle8LLCREIA-364-23Initial:30mΩ△:10mΩ表31连接器可靠性测试条件6StepDescriptionTestConditionCriteria1WithstandingVoltageEIA-364-20300voltsACatseal,60secondsNobreakdownorflashover2LLCREIA-364-23(Initial)△:10mΩ3InsulationResistanceEIA-364-21100VDC,60seconds1000megohmsmin.4Insertion/WithdrawalForceEIA-364-13,MethodAInsertionForce:60Nmax.WithdrawalForce:30Nmax.5DurabilityEIA-364-9100cycles,500±50cycles/hourNophysicaldamage6WithstandingVoltageEIA-364-20300voltsACatseal,60secondsNobreakdownorflashover7LLCREIA-364-23△:10mΩ8InsulationResistanceEIA-364-21100VDC,60seconds1000megohmsmin.9Insertion/WithdrawalForceEIA-364-13,MethodAInsertionForce:60Nmax.WithdrawalForce:30Nmax.八、112G高速互连高速铜缆技术高速铜缆一般指DAC（DirectAttachCable，简称DAC），即直接电缆或从而构成了高速线缆。高速铜缆相比光模块而言，高速铜缆上面的连接器模块是没有昂贵的光学激光器和其他电子元件，从而在短距离应用中大大地节约了成本和功耗，作为一种替代光模块的低成本高效图89高速DAC主要组成部分示意图图90QSFP112GDAC产品图片但随着传输速率的提升，整体链路对线缆的损耗要求更加严格，常规的铜缆已经无法覆盖到数据中心机柜内的长距离应用，此时出现了有线性增益的有源铜缆ACC（ActiveCopperCable）及能力更强的带CDR的有源铜缆AEC（ActiveElectricCable），ACC的原理是在线缆的接收端通过模拟的方式对高频信号增加具有一定能力的线性补偿（CTLE），从而实现铜缆应用时的高损耗补偿，满足系统的链路要求。AEC的原理则是在据恢复）或者加入更为复杂的数字信号处理（DSP）算法，通过对信号的输入和输出信号进行预加重（Pre-emphasis）、去加重（De-emphasis）以及信号的重新编译处理和重新驱动，有效隔离抖动（Jitter）以及噪声（Nois），图91ACC（线性增益有源铜缆信号传输原理）图92AEC（CDR或者CDR+DSP有源铜缆信号传输原理）互连网上70%的流量发生在数据中心内部，因此数据中心内部的互连技术要随着数据流量增加。大型互连网数据中心是这些年互连增长最快的市场，也是技术革新最快的领域。在当前比较流行的CLOS的数据中心网络架构下，Leaf至Spine层之间采用短距至长距光模块的链路数量占比约为接入层交换机至服务器之间链路总数的三分之一左右，而对于占据主要互连用量的SerTOR交换机，则可以通过高速铜缆（DAC/ACC/AEC）和有源光缆（AOC）进行互连，覆盖20米以下的距离，而无源铜缆DAC相比于有源光缆（AOC），具备有失效率低、功耗低以及成本低的天然优势，在现在“碳中和”的要求下，数据中心的PUE（PowerUsageEffectiveness）成为衡量数据中心运行效率的关键设计大大提升了单机柜功率容量，从而有效缩小了服务器接入的垂直布线距离112G高速互连白皮书（通过调整TOR交换机的部署位置），随着白盒网络设备和自定计算节点的部图93数据中心典型网络架构1图94数据中心典型网络架构2根据行业统计数据预估，全球约有800～1000万根高速铜缆年发货量，约有75%～85%的出货是提供给海外互连网公司的数据中心部署。与此同时，国内的高速铜缆的发货量伴随着领先数据中心业主的使用与部署，在快速提升。自2018年开始，伴随着国内大型数据中心自建，机柜功耗密度大幅度提升；同时数据中心网络架构的升级和网络交换机白盒化，使得物理网络高速互连的设计和应用“白盒化”，以腾讯为代表的大型数据中心用户率先在新建基地中快速切入10G/25GDAC，并已经同步延展到56G-PAM4；以阿里巴巴为代表的大型数尤其是在网络链路稳定性方面----相比AOC，提升至少一个数量级。成本的节省和供应效率提升更是收益颇多。正是这些实实在在