(2.1)-第1章 EDA技术及应用概述总结复习

第1章EDA技术及应用概述总结复习

为了对EDA技术的基本概念、基础知识和设计流程等内容有个全面的了解，以便后续的学习，本章将概括地学习EDA技术的涵义，EDA技术的主要内容，EDA的工程设计流程等内容，并对EDA技术研究性教学进行了探讨。内容提要答案：C。答案：C。答案：C。答案：B。课前测试题答案：ABCD。答案：C。答案：A。答案：B。第1章EDA技术及应用概述1.1EDA技术的涵义主讲人：谭会生教授内容提要EDA技术的起源；EDA技术的涵义；

EDA技术的特点。1.1EDA技术的涵义一、EDA技术的起源1．电子产品设计的主观要求：（1）提高产品性能、缩小产品体积、降低产品消耗；（2）希望提高电子设计自动化程度，缩短开发周期，提高产品的竞争力。（1）随着超大规模集成电路VLSI的快速发展，出现了大规模可编程逻辑器件CPLD和FPGA，我们可以对可编程器件反复编程；（2）随着计算机技术的不断发展，我们可给电子产品的设计提供更多更好的帮助。2．电子产品设计的客观条件：20世纪70年代20世纪80年代20世纪90年代计算机辅助设计CADComputerAssistDesign计算机辅助工程设计CAEComputerAssistEngineeringDesign电子设计自动化EDAElectronicDesignAutomation使用硬件设计硬件单个电子产品的开发片上系统SOC的设计二、EDA技术的涵义1．狭义的EDA技术:就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。本门课程学习的EDA技术专指狭义的EDA技术。2．广义的EDA技术:除了狭义的EDA技术外，还包括计算机辅助分析CAA技术(如PSPICE、EWB、MATLAB等)和印刷电路板计算机辅助设计PCB-CAD技术(如PROTEL、ORCAD等)。在广义的EDA技术中，CAA技术和PCB-CAD技术不具备逻辑综合和逻辑适配的功能，因此它并不能称为真正意义上的EDA技术。将广义的EDA技术称为现代电子设计技术更为合适。三、EDA的特点1．用软件的方式设计硬件硬件的设计过程：需求分析电路设计参数计算PCB设计与制作元器件购买元器件焊接与组装系统调试与测试传统硬件设计的缺点：费时、费力、费钱、修改不方便。EDA硬件设计的优点：省时、省力、省钱，设计修改非常方便。2．用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成。3．设计过程中可用有关软件进行各种仿真。使用EDA技术进行设计，有行为仿真、功能仿真和时序仿真三种。4．系统可现场编程，在线升级。5．系统可集成在一个芯片上，体积小、功耗低、可靠性高。6．从以前的“组合设计”转向真正的“自由设计”。7．设计的移植性好，效率高；设计的移植性：指将已经设计好的系统，直接搬到或稍作修改用到一个新的类似的设计之中，这对节省开发时间、提高设计效率、提高产品的竞争力非常有好处。8．非常适合分工设计，团体协作。EDA技术是现代电子设计的发展趋势。EDA技术经过近30年的发展，已广泛应用于FPGA系统设计与开发、SOC/SOPC的设计开发、ASIC的前端设计等领域，有着显著的设计优势和广阔的发展前景！内容总结

EDA技术，简单地讲，就是使用大规模可编程逻辑器件，应用硬件描述语言作为主要逻辑描述方式，通过EDA开发软件、EDA实验开发系统，用软件的方式设计集成电子系统或专用集成电路的一门技术。第1章EDA技术及应用概述1.2EDA技术的主要内容主讲人：谭会生教授内容提要EDA技术内容概述；大规模可编程逻辑器件；硬件描述语言；软件开发工具；实验开发系统。1.2.1EDA技术的主要内容(1)一、EDA技术内容概述1.EDA技术基础2.VLSI结构设计与优化技术3.SOC/SOPC设计技术硬件逻辑设计及其优化--FPGA嵌入式系统的设计1．EDA技术的基本内容：①大规模可编程逻辑器件②硬件描述语言③软件开发工具④实验开发系统电子系统设计载体主要逻辑描述表达手段智能化的自动化设计工具编程下载及硬件验证工具2．VLSI结构设计与优化技术：VLSI结构设计优化技术；FPGA系统性能优化技术。3．SOC/SOPC设计技术：可重用方法学；内核结构及指令；软件的使用等。二、大规模可编程逻辑器件1．可编程逻辑器件(简称PLD):由用户编程实现某种逻辑功能的新型逻辑器件。2．FPGA(FieldProgrammableGateArray)——现场可编程门阵列;CPLD(ComplexProgrammableLogicDevices)——复杂可编程逻辑器件。3．国际上生产FPGA/CPLD的主流公司：图1

Xilinx公司商标图2

Altera公司商标图3Lattice公司商标4．实际使用芯片：系列（family）型号规格如：EP3C25F324C7NCYCLONEⅢ系列，FPGA器件的型号规格。5．FPGA和CPLD的结构：图4FPGA/CPLD的组成结构图FPGA的组成可编程逻辑单元可编程输入/输出单元可编程连线CPLD的组成可编程逻辑宏单元可编程输入/输出单元可编程内部连线6．FPGA/CPLD最明显的特点：①高集成度；②高速度；③高可靠性。7．FPGA/CPLD其它特点：开发周期短投资风险小产品上市速度快市场适应能力强硬件升级回旋余地大可迅速实现ASIC投产8．FPGA/CPLD选择：CPLD——适用于普通规模，且产量不大的设计；FPGA——适用于大规模的逻辑设计、ASIC设计，或单片系统设计。内容提要

EDA技术内容概述；大规模可编程逻辑器件；硬件描述语言；软件开发工具；实验开发系统。1.2.2EDA技术的主要内容(2)一、硬件描述语言(HDL)常用的硬件描述语言VHDLVerilogABEL--起源于美国国防部的VHSIC--起源于集成电路的设计--来源于可编程逻辑器件的设计VHDL——IEEE的工业标准硬件描述语言，支持的EDA工具最多。适用于：行为级、

RTL级、门电路级。Verilog——IEEE的工业标准硬件描述语言，支持的EDA工具较多。适用于：RTL级、门电路级。综合过程：Verilog比VHDL简单。高级描述：Verilog不如VHDL。ABEL——一种支持各种不同输入方式的HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计。适用：各种不同规模的可编程器件的设计。二、EDA软件开发工具1．主流厂家的EDA软件工具①Altera公司的QuartusⅡ；②Xilinx的ISE/ISE-WebPACKSeries；③Lattice公司的ispLEVER。如QuartusⅡ：①可进行FPGA/CPLD的开发；②结合MATLAB和DSPBuilder→进行基于FPGA的DSP系统开发；③结合SOPCBuilder→进行SOPC系统开发；三种EDA软件主要差别:①面向的目标器件不一样；②性能各有优劣。相同点：①可进行FPGA/CPLD开发；②可进行DSP系统开发；③可进行SOPC系统开发。

2．第三方EDA工具逻辑综合性能最好工具——Synplify；仿真功能最强大的工具——ModelSim。（1）Synplify：图1Synplicity公司商标图2Cadence公司逻辑综合性能最好的FPGA和CPLD的逻辑综合工具。支持工业标准的Verilog和VHDL硬件描述语言。Synplify的作用：①进行VHDL/Verilog程序设计的逻辑综合，通过逻辑资源和时序分析，可对同一设计选用不同公司的芯片进行有关比较；②通过分析VHDL/Verilog程序设计的逻辑综合之后的RTL图，可快速理解程序的硬件结构与组成。（2）ModelSim：图3MentorGraphics公司商标三个层次的仿真：①RTL(寄存器传输层次)；②Functional(功能)；③Gate-Level(门级)。作用：进行各种VHDL/Verilog程序设计的仿真。三、EDA实验开发系统1．实验开发系统的作用：提供芯片下载电路及EDA实验/开发的外围资源，以供硬件验证用。2．实验开发系统的组成：图4EDA实验开发系统示意图①实验/开发所需的各类基本信号发生模块，包括时钟、脉冲、高低电平等；②FPGA/CPLD输出信息显示模块，包括数码显示、发光管显示、声响指示等；③监控程序模块，提供“电路重构软配置”；④目标芯片适配座以及上面的FPGA/CPLD目标芯片和编程下载电路；⑤其他转换电路系统及各种扩展接口。图5清华大学图6北京理工大学图7复旦大学图8西安电子科技大学图9东南大学图10杭州电子科技大学图11杭州康芯有限公司商标图12友晶科技有限公司商标图13依元素科技商标第1章EDA技术及应用概述1.3EDA技术的工程设计流程主讲人：谭会生教授内容提要FPGA/CPLD的工程设计流程；ASIC工程设计流程；SOPC工程设计流程。1.3.1EDA技术的工程设计流程(1)一、FPGA/CPLD工程设计流程1．FPGA/CPLD工程设计思路（1）基建工程设计建筑设计建筑预算施工设计建筑施工建筑验收建筑模型/建筑实验图1基建工程设计流程图（2）FPGA/CPLD工程设计源程序编程与编译逻辑综合逻辑适配编程下载硬件仿真/硬件测试各种仿真图2FPGA/CPLD工程设计流程图（3）设计启发设计与制作复杂电子系统方法：1.先将复杂的系统分解成简单的模块；2.再由简单的模块去构建复杂的系统。2．FPGA/CPLD工程设计流程编程/下载电缆编程、下载测试电路硬件测试功能仿真时序仿真门级仿真器图形编辑器文本编辑器生成VHDL/Verilog源程序VHDL/Verilog综合器逻辑综合、优化FPGA/CPLD布线/适配器自动优化、布局、布线/适配VHDL/Verilog源程序网表文件(EDIF,XNF,VHDL等)熔丝图、SRAM文件、VHDL/Verilog网表行为仿真功能仿真时序仿真VHDL/Verilog仿真器图3FPGA/CPLD工程设计流程图（1）源程序的编辑和编译含义：利用EDA工具的文本编辑器或图形编辑器，将它用文本方式或图形方式表达出来，进行排错编译，变成VHDL/Verilog文件格式的过程。源程序的输入方法：①原理图输入方法；②状态图输入方法；③

VHDL/Verilog程序的文本输入方法（最普遍）。在学习时，推荐优先使用文本输入方式，对于顶层可以采用原理图的输入方式。（2）逻辑综合和优化逻辑综合：将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程。逻辑映射：将电路的高级描述，针对给定硬件结构组件，进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件的过程。网表文件：按照某种规定描述电路的基本组成及如何相互连接的文件。（3）目标器件的布线/适配逻辑适配：将由综合器产生的网表文件针对某一具体的目标器进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等，配置于指定的目标器件中，产生最终的下载文件，如JEDEC格式的文件。（4）目标器件的编程/下载如果编译、综合、布线/适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足原设计的要求，则可以将由FPGA/CPLD布线/适配器产生的配置/下载文件通过编程器或下载电缆载入目标芯片FPGA或CPLD中。（5）设计过程中的有关仿真行为仿真：将VHDL/Verilog设计源程序直接送到VHDL/Verilog仿真器中所进行的仿真。该仿真只是根据VHDL/Verilog的语义进行的，与具体电路没有关系。功能仿真：将综合后的VHDL/Verilog网表文件再送到VHDL/Verilog仿真器中所进行的仿真。该仿真过程不涉及具体器件的硬件特性，如延时特性。该仿真的结果与门级仿真器所做的功能仿真结果基本一致。时序仿真：将布线器/适配器所产生的VHDL/Verilog网表文件送到VHDL/Verilog仿真器中所进行的仿真。该仿真已将器件特性考虑进去了，因此可以得到精确的时序仿真结果。（6）硬件仿真/硬件测试硬件仿真：在ASIC设计中，常利用FPGA对系统的设计进行功能检测，通过后再将其VHDL/Verilog设计以ASIC形式实现的过程。硬件测试：把FPGA或CPLD直接用于应用系统的设计中，将下载文件下载到FPGA后，对系统设计进行功能检测的过程。内容提要FPGA/CPLD的工程设计流程；ASIC工程设计流程；SOPC工程设计流程。1.3.2EDA技术的工程设计流程(2)数字ASIC设计方法：①全定制方法：是一种基于晶体管级的，手工设计版图的制造方法；②半定制法：按逻辑实现的方式不同，可分为门阵列法、标准单元法和可编程逻辑器件法。ASIC模拟ASIC数字ASIC数模混合ASIC半定制全定制门阵列法标准单元法可编程逻辑器件法门阵列法、标准单元法和可编程逻辑器件法：1、门阵列法：涉及的工艺少、模式规范、设计自动化程度高、设计周期短、造价低，且适合于小批量的ASIC设计；缺点：芯片面积利用率低，灵活性差，对设计限制得过多。2、标准单元法：是目前ASIC设计中应用最广泛的设计方法之一。缺点：当工艺更新之后，标准单元库要随之更新，这是一项十分繁重的工作。3、可编程逻辑器件法：相对于全定制或标准单元法设计；缺点：该方法实现的ASIC性能、速度和单位成本不具备竞争性。一、ASIC工程设计流程1．ASIC设计的基础知识2．ASIC工程设计流程（1）系统规格说明：分析并确定整个系统的功能、性能、物理尺寸，确定制造工艺、设计周期和设计费用。建立系统行为模型，进行可行性验证。（2）系统模块划分：将系统分割成各个功能子模块，给出子模块之间信号连接关系。验证各个功能块的模型，确定系统的关键时序。（3）逻辑设计与综合：用文本、原理图等进行具体逻辑描述。对于硬件描述语言或原理图描述的设计模块需要用综合器进行综合获得具体的电路网表文件。（4）综合后仿真：根据逻辑综合后得到网表文件，进行仿真验证。（5）版图设计（物理设计）：逻辑元件电阻电容…它们之间连线集成电路制造所需要的版图信息（6）版图验证：版图验证版图原理图比对设计规则检查电气规则检查版图验证是手工版图设计中很重要的一步（7）参数提取与后仿真：进行版图的电路网表提取，参数提取，把提取出的参数反注至网表文件，进行最后一步仿真验证工作。（8）制版、流片：送IC生产线进行制版、光罩和流片，进行实验性生产。流片的含义：将IC的有关设计文件交给专业的芯片生产厂家，通过一系列工艺步骤制造芯片。流片的作用:就是测试集成电路设计是否成功，即从一个电路图到一块芯片，检验每一个工艺步骤是否可行，检验电路是否具备我们所要的性能和功能。（9）芯片测试：测试芯片是否符合设计要求，评估成品率。二、SOPC工程设计流程1．SOPC的含义图1SOPC的组成结构示意图SOPC(SystemOnaProgrammableChip)就是可编程片上系统，它是一种基于FPGA的自行开发的可重构片上系统SOC(SystemOnaChip)，它集成了硬核或软核CPU、DSP、存储器、外围I/O及可编程逻辑，是一种更加灵活、高效的SOC解决方案。2．SOPC的设计流程：(1)硬件的设计开发；(2)软件的设计开发。SOPC硬件设计开发的基本步骤：①创建一个QuartusⅡ工程；②创建Nios系统模块；③将图标添加到原理图文件并构建含各种输入和输出的完整芯片系统；④编译QuartusⅡ工程设计文件；⑤将目标文件配置于FPGA中。启动SOPCBuilder添加CPU及外围器件指定基地址系统设置生成系统模块SOPC软件设计开发的基本步骤：①启动设计工具NiosⅡIDE；②建立新的源程序和软件工程或导入已建源程序和软件工程；对于已经设计好的软件工程的使用，必须先导入有关工程文件和系统库文件。③编译工程；④运行程序或调试程序。调试程序时可使用单步运行，并观察寄存器或变量中有关参数的变化。⑤将程序下载到FLASH存储器。第1章EDA技术及应用概述1.4EDA技术研究性学习探讨主讲人：谭会生教授内容提要

开展EDA技术研究性教学的意义；开展EDA技术研究性教学的方法；开展EDA技术研究性教学的成效。1.4EDA技术研究性学习探讨一、开展EDA技术研究性教学的意义1．大众化高等教育的差异化教育的需要；2．提高大学生综合应用能力的需要；3．提高大学生实践动手能力的需要；4．提高大学生专业创新能力的需要；5．提高大学生专业综合素养的需要；6．改变大学生被动学习学风的需要。二、开展EDA技术研究性教学的方法图1基于EDA技术的研究性教学模型FPGA实现系统的优点：用软件的方式