PPT课件：中央处理器

中心处理器中心处理器〔CentralProcessingUnit,简称CPU〕是计算机系统的核心部件。主要由运算器、把握器、存放器几局部组成。本章将重点介绍CPU的功能和组成，把握器的工作原理，RISC技术和CISC技术，先进的流水技术。5.1CPU的功能和组成5.2处理器的工作过程5.3流水构造5.4流水线的加速技术5.5处理器的指令执行方式5.1CPU的功能和组成5.1.1CPU的功能1、CPU的功能：CPU的根本功能是：取指令、分析指令和执行指令。CPU还具有诸如：程序的输入、运算结果的输出、总线的把握、系统的中断的把握以及计算机的特殊工作状况的处理等其它功能。2、工作过程：对于一台冯·诺曼构造的计算机的工作过程是：将计算机的程序存储在计算机主存中。

CPU将主存中的程序或命令逐条按序取出，依据取出的程序或命令包含的信息内容完成特定的工作。计算机工作过程实际上就是其CPU周而复始的取指令、分析指令和执行指令的过程。

计算机开机时开头运行时的第一条指令从何处开头，一般是系统事先设定的。CPU分析指令包括两局部内容：一是分析指令要完成什么操作，即这条指令要CPU发出的是什么操作命令；二是分析出参与操作的操作数或操作数的地址是什么。这局部工作由CPU中的把握部件来完成。执行指令就是：通过对指令的分析，得出指令对CPU的操作命令和操作数或操作数的目标地址的要求。由CPU的把握部件形成一组把握信号系列，执行这条指令。5.1.2CPU的组成

*

运算部件；*

地址的存放器；*

指令存放器；*

译码部件；*

把握部件CU；*

中断把握部件

常将CPU分成把握器、运算器二个功能模块。见图5-1。1.把握器

把握器是计算机的把握机构，用于协调和指挥整个计算机系统的运作。把握器的根本功能实际上就是CPU的根本功能。CPU中设置的其它部件可以认为是完全为把握器实现CPU所需功能而设置的。目前主要承受组合规律电路和微程序来构成把握器。由组合规律电路设计产生的把握器称为组合规律把握器，也称为硬布线把握器，是早期CPU的把握器承受的设计方法。承受组合规律设计的把握器的最大优点是执行速度快，能实现高速运算。但这种把握器也有缺点，就是在把握器一旦设计好后，其把握功能无法转变。微程序设计法承受程序设计思想来组织操作把握规律。将计算机中的每条指令的执行过程，变换成去执行一段存放在只读存储器中的微命令或微程序的过程。这种承受微程序对程序指令的分解执行方法，因其设计思想简洁，设计过程简洁，已广泛应用于把握器的设计。(1)指令部件指令部件的作用是完成取指令和指令译码的操作。包括程序计数器、指令存放器、指令译码器及地址形成部件。*

程序计数器PC程序计数器〔ProgrammingCounter,简称PC〕又称为指令计数器，其作用是存储程序或指令的地址。当程序开头执行时，PC中存放的是运行程序的第一条指令的地址。通过PC每取一条指令后，把握器中的地址形成部件会自动修改PC的内容，以保持PC内存储的是将要执行的下条指令的地址。*

一般CPU承受的是按序执行程序的，所以PC在每次取出一条指令后总是通过加“1”来指向后一条要执行的指令地址的。*

当CPU执行转移指令时，执行的下一条的指令的地址将由转移指令准备，由转移指令将目标地址送到PC中，实现程序的转移。*

指令存放器IR指令存放器〔InstructionRegister,简称IR〕用于保存当前正在执行的指令。*

指令译码器ID指令译码器〔InstructionDecoder,简称ID〕又称操作码译码器，是对指令存放器的指令进展解析的部件。*

地址形成部件地址形成部件的作用是依据指令的不同寻址方式形成操作数或下一条执行指令的有效地址。在个人PC和小型计算机中，一般不设特地的地址形成部件，地址的形成一般用运算器加上地址偏移量得到。(2)时序部件计算机的运行是按节拍进展的，这个节拍就是时序。计算机各功能部件都必需严格的按时序信号进展操作。时序信号是协调各部件工作的同步信号。时序信号由时序把握器产生，一般包括脉冲源、启停把握规律部件和节拍信号发生器等部件组成。脉冲源的作用是产生具有确定频率和脉宽的时钟信号，为整个计算机系统供给基准时钟信号。启停把握规律部件的作用是：依据计算机的需要，正确的把握时序部件的各种信号的发生和停顿，保证计算机各部件有序的运行。节拍信号发生器又称为时钟脉冲安排器。其作用是产生一系列能满足CPU内部各部件需要的节拍时序信号，把握CPU内各部件完成每一步微操作。(3)微操作把握部件部件间的数据通信、通道的选通、指令译码所确定的对应系统各部件的微操作，都由微操作把握部件来完成。微操作把握部件的任务是：在CPU时序部件产生的时序脉冲的把握下，正确的建立数据通道，依据指令操作码的内容，完成各种指定的操作把握。对于不同的指令，操作码不同，微操作把握部件产生的操作自然就不同。(4)中断把握部件

设置中断把握规律部件的目的是为了解决CPU使用优先权问题。中断把握部件主要包括中断源存放器、中断屏蔽存放器、中断排队线路以及中断效劳程序首地址产生部件等。中断源存放器内存储的是外设的中断标记，即什么设备中断和是否中断；中断屏蔽存放器中存储的是不同外设是否允许中断的标记，称中断屏蔽字，一般由程序设定；中断排队线路的作用是准备外设对CPU申请的优先权；中断效劳首地址形成部件的作用是对不同的外设的中断申请，给出其对应的效劳地址。2.运算器

运算器是计算机进展数据加工处理的中心。它是在把握器的把握下完成各种运算功能的，可执行算术和规律运算，属于CPU的可执行部件。运算器主要由：算术规律部件〔ALU〕、累加存放器〔AC〕、数据缓冲存储器〔DR〕、状态条件存放器〔PSW〕组成。除此外，还包括ALU输入端的多路选择器、通用存放器组、移位存放器、总线等功能部件。(1)运算功能部件的作用*

数术/规律运算单元〔ALU〕算术/规律运算单元ALU是运算器的主要组成局部，主要用于完成算术运算和规律运算。*

数据缓冲存放器〔DR〕数据缓冲存放器的作用是暂存从主存中读出或预备写入主存的数据或指令，是CPU与主存、外设之间的中转站。*

累加存放器〔AC〕累加存放器AC简称为累加器，是CPU中使用频率较高的通用存放器。*

程序状态字存放器〔PSW〕程序状态存放器PSW又称为状态字存放器，主要用于记录计算机运算器的运算状况、设置程序中断或转移的一个标志存放器。*

通用存放器通用存放器是用来保存参与运算的操作数和中间结果的存放器，有别于完成某种特殊功能的专用存放储，如前面介绍的程序计数器PC、指令存放器IR、数据存放器DR和状态存放器PSW都属于专用存放器。由于通用存放器与CPU内部各部件之间直接通过内部数据总线相连，无需运行总线周期，因此存取速度较快。(2)运算器的内部总线构造

运算器内部各功能模块之间也承受总线构造，该总线称为运算器的内部总线。*

单总线构造单总线构造如图5-3所示。*

双总线构造*三总线构造5.2处理器的工作过程处理器的工作过程就是执行程序的过程。处理器的工作过程实际上是从存储器中取出一条一条的指令，然后对每条指令进展分析，然后依据指令的内容而做出相应动作的这样一个连续过程。5.2.1指令和周期的根本概念 处理器处理每条指令是需要时间的，常用指令周期来描述。指令周期是指处理器取出并执行一条指令的时间。*

常用执行一条指令所需的时钟周期数来记录一条指令周期的长短。指令周期还有一种表示方法就是用总线周期〔BusCycle〕作为计量单位〔有的教材也称为CPU周期〕。总线周期是指CPU经地址总线和数据总线从内存中读出或写入一个字节〔或字〕所用的最少时间。总线周期实际上也是总线每次占用的最少时间。一般处理一条指令的最短时间需要至少两个总线周期。在8086CPU中的每个总线周期常包含4个T状态，每个T状态为处理器的动作的最小单位，如图5—6所示。5.2.2典型指令的工作过程

1.加法指令ADD的执行过程加法前CPU内部状态可如以以下图5—7所示。(1)取指令阶段CPU在加法指令的取指令阶段主要工作如下：*

程序计数器PC的内容m被装入地址存放器AR中；*

程序计数器的内容加1，变成m+1，为取下一条指令做好预备；*

地址存放器的内容被放到地址总线上：*

所选主存m单元的内容经数据总线，传送到数据缓冲存放器DR中；*

缓冲存放器的内容送到指令存放器IR中；*

当前指令存放器中的操作数被译码或测试；*

CPU识别出这条指令是一条要直接访问主存储器的ADD指令。(2)送操作数地址

送操作数地址为其次个总线周期的CPU的工作内容。此阶段的CPU的动作只有一个，就是把指令存放器中的加数在主存中的存放地址〔200〕送至地址存放器，为从主存中取加数作好预备。(3)取操作数

第三个总线周期主要动作是从主存中取操作数。在此阶段，CPU进展如下动作：*

把地址存放器中操作数的地址m发送到地址总线；*

从主存单元中读出操作数X，并经过数据总线传送到缓冲存放器DR。(4)两个操作数相加并将运算结果存入AC

第四个总线周期主要完成加法运算并存储运算的结果。在此阶段，CPU完成如下动作：*

通过多路选择器．将存放器AC中的内容Y送到ALU的A端；*通过多路选择器，将存放器缓冲存放器DR中的内容X送到ALU的B端；*

执行ALU加法操作；*

并将结果通过内部数据总线存入AC中，同时将从ALU输出的状态字存入状态字存放器PSW。2．无条件转移指令JMP的执行过程5.3流水构造5.3.1并行性概念

1、所谓并行性有两个含义：一是同时性，指两个以上的大事在同一时刻发生；二是并发性，指两个以上的大事在同一时间间隔内发生。2、并行性具有不同的等级。从执行的角度看，并行的等级可从低到高划分为：*

指令内部的并行，即指令内部的微操作之间的并行；*

指令间的并行，即同时或在一段时间内执行两条或多条以上的指令；*

任务级或过程级的并行，指并行执行两个或两个以上的过程或任务；*作业级的或程序级的并行，指并行执行多个作业或程序。3、从处理数据的角度来看，并行性的等级又可分为：*

字串位串，这种方式数据的处理是同时只对一字中的一位处理，不存在并行性；*

字串位并，同时或同一时间段对一个字的几位或全部位进展处理，存在并行性；*

字并位串，同时或同一时间段内对多个字的同一位进展处理，存在并行性；*

字并位并；同时或同一时间段内对多个字和每个字的多位或全部位进展处理，这是最高一级的并行处理。4、并行性技术实施方案：那就是时间重叠、资源重复和资源共享和并行处理技术。*

时间重叠*

资源重叠*

资源共享现代的计算机系统实际上已承受了多种并行措施来提高系统的性能。5.3.2指令流水的原理

1、早期的计算机是—种挨次执行的机器，表现在执行指令时，承受的是执行完一条指令后才能再执行下一条指令的串行工作方式。早期的CPU处理一条指令而进展的取指令，分析指令和执行指令三个步骤也是按挨次进展的。指令执行中的每一个步骤的工作由对应的操作部件完成，串联工作方式中命令处理的三个部件在任一时刻或时连续内。只有一个部件工作，其余都处于闲置状态，见图5-8。这种工作方式效率是比较低的。2、流水技术：处理器处理一条指令需要经取指令、分析指令和执行指令三步完成。假设每步操作时间等，则一条命令需要三个节拍完成。假设每个部件连续工作，则在一个指令的执行周期内可完成三条指令的处理，见图5-9所示。各部件都能连续工作，相对传统的串联式指令处理方式而言，承受指令流水技术可使速度提高3倍。3、效率不抱负的因素：*

指令处理各部件工作时间不相等*

条件转移指令的影响5.3.3影响流水线性能的因素

1.资源相关2.数据相关3.把握相关5.3.4流水线的分类1.按使用级别分类：流水线按其处理级别可分为：部件级：是将一些较为简洁的算术与规律运算，组成流水线处理方式，如高速乘法、浮点运算。指令级：是将一条指令的执行过程分为多个阶段，如前面提到的重叠与先行把握方式的三级流水线和四级流水线。处理机级：是指对于一样类型的数据流进展处理，每一个处理机完成特地的任务，各处理机的结果存放在处理机之间的共享存贮器之中的这样一种多处理机构造。如图5-11所示。2.按工作方式分类*

静态流水线*

动态流水线3.从流水线的构造上分类*

线性流水线*

非线性流水线4.按功能分类单功能流水线多功能流水线：如图5—12所示处理器中可实现多种运算功能的功能段，此流水线中包括八个功能模块。假设要完成浮点运算，可按图5-12(c)联接；假设完成乘法，则可按5-12(d)方式联接。5.4流水线的加速技术常用到流水线的加速技术是超流水技术、超标量流水技术和超长指令字长技术。指令流水线比挨次执行单元有较高的吞吐率在于，多条指令可在流水线的不同段中同时进展操作，即具有指令级的并行性。要进一步提高指令流水线的吞吐率，就在于如何进一步开发这种指令级的并行度,希望一个周期能流出更多条指令。5.4.1超流水线(Superpipelinig)技术

超流水线技术承受是时间重叠的方法来加速指令的处理速度。超流水线处理技术加速指令的处理速度的方法是承受提高指令处理部件的工作频率来提高指令的吞吐量的。见图5-13所示,为时钟周期内对应部件工作示意图。

5.4.2超标量〔Superscalar)技术超流水线技术承受是时间重叠的方法来加速指令的处理速度，超标量技术则使用的是空间重叠技术。在超标量处理机中则有多条流水线，在同一个机器周期中可以向几条流水线同时送出多条指令，能并行地存取多个操作数，执行多个操作。如图5-14所示。5.4.3超长指令技术

超长指令字〔VLIW〕计算机是由编译程序编译时找出指令间潜在的并行性。然后进展适当调度安排，把多个能并行执行的操作组合在一起，成为一条具有多个可操作段的超长指令。用这条超长指令把握处理机中多个相互独立工作的功能部件。从而取得执行一条超长指令相当于并行地执行多条指令的效果。如图5-15所示。5.5处理器的指令执行方式现在处理器通常按指令的执行方式可分为三类：*简洁指令系统CISC〔如IntelPentium,Xeon〕*

精简指令系统RISC(如IBMPower,HPPA-RISC,CompaqAlpha,SUNUltra-SPARC,SGIMIPS)*清晰并行指令系统EPIC(代表为IntelIA-64)1.CISC的特点：CISC指令系统的缺陷：*

首先是指令太多，一般都在200条以上，这会导致把握器特殊简洁，把握器简洁会使指令的处理速度变慢；*

CISC寻址方式多样；*

系统中指令的简洁度不一样，指令字长长短不一，指令的处理时间相差很大，不利于提高系统运行的效率；由于指令简洁，把握器只能承受微程序把握方式。CISC的优点：指令集比较丰富，对软件的编译