gmsk调制与解调技术的fpga实现

gmsk调制与解调技术的fpga实现

0数字化调制解调电路模拟技术vmsk（gaussinfreimem交叉密钥，vmsk）调理和解释技术是扩频通信中不可或缺的一项重要技术之一。它具有相位、包络定义、相位紧凑、干扰强等特点，在移动通信和航空航天测量等领域得到了广泛应用。而数字化调制解调对软件无线电来说是必不可少和至关重要的,它可以大大减少对模拟器件的使用,对设备的维护费用也大大降低。本文研究基于FPGA平台的GMSK调制与解调的全数字化实现,对于几个关键的技术——高斯滤波器的设计,CORDIC算法,FIR低通滤波器等进行研究,给出了具体的模块实现方案及验证结论。1gk-gn-cordic算法GMSK调制技术是在MSK调制技术的基础上发展而来的,在MSK调制前加入高斯型低通滤波器,从达到了压缩功率谱,主瓣以外衰减更快,带外辐射功率小的优良特性。GMSK的全数字实现整体架构如图1所示,具体的实现过程如下。①a(k)是二进制码元输入序列,通过差分编码得到序列b(k)。②b(k)经过数字高斯低通滤波器获得脉冲响应序列g(n)。③g(n)通过累加器(模拟方法中的积分器)获得相位序列φ(n)。④由CORDIC算法得cosφ(n)和sinφ(n)。⑤将同相分量cosφ(n)和正交分量sinφ(n)分别与载波cos(ωcn)和sin(ωcn)相乘。⑥将两路正交信号序列相加的到GMSK调制信号序列SGMSK(n)。⑦SGMSK(n)通过D/A转换为模拟信号,通过信道传到接收端。⑧接收端通过A/D转换器将模拟信号转换为数字信号,得到序列s(n)。⑨s(n)通过时间T的延时和90度相移,得到序列W(n)。⑩s(n)和w(n)相乘得到序列x(n)。(11)x(n)经过数字低通滤波器得到y(n)。(12)对y(n)进行抽样判决,得到b′(k)。(13)对进行差分解码得到a′(k)。以上步骤为GMSK技术数字化的全过程,其中①-⑥是数字化GMSK调制过程,⑨-(11)是数字化GMSK一比特差分解调过程。2主模块设计2.1高斯滤波器响应存储实际中无法实现理想高斯滤波器设计,因此要通过截短或近似来完成设计。本设计中为了获得更好的频谱特性,选择BT值为0.3,此时根据设计需要采用5T截短。单个码元的脉冲响应在5T截短时采样点数是有限的且采样值固定,所以硬件实现中可将单个码元的高斯滤波响应存储在ROM中采用查找表方法完成高斯滤波器设计,这样可大大简化滤波器设计,避免了大量的复杂运算。设计中采用表1中的参数。表中,N为高斯滤波器的截短长度;R为码元传输速率,与码元宽度相关;fs为采样速率,它决定了每个码元的采样点数。2.2cordic算法和信号源调用2.2.1第i步旋转角度CORDIC算法是一种数值逼近方法,它的实现是通过选取一些固定的角度值,然后不断旋转这些固定的角度以完成对数值的逼近。由于CORDIC算法只需要进行移位和加减操作,所以非常适合FPGA硬件去实现数值计算。设初始向量(x0,y0)经过N次旋转之后得到新向量(x1,y1),且每次旋转角度δ的正切值都为2的倍数,则第i次旋转角度为δ=arctan2-i,即cosδ=(1/(1+2-2i))1/2。容易得到角度θ≈∑s(i)~δ(i),s(i)=1或-1,表示旋转方向。则第i步旋转可表示为:xi+1=(1/(1+2-2i)1/2)*(xi-s(i)yi*2-i)(1)y(i+1)=(1/(1+2-2i)1/2)*(yi+s(i)yi*2-i)(2)其中,(1/(1+2-2i)1/2)称为校模因子,当旋转到一定次数后,则有:k=∏(1/(1+2-2i)1/2)≈0.6073(3)所以,对移动的角度δ只要进行加法和移位即可完成计算。在本设计中即是用CORDIC算法进行正弦与余弦值的计算。图2是FPGA利用CORDIC算法实现正弦和余弦载波的流程图。2.2.2信号调制和函数相乘模块对基带信号的调制过程如图1所示,图3给出了GMSK调制FPGA实现的RTL电路,包括基带信号调制模块IQ_baseband(获得同相分量I和正交分量Q);载波生成模块carrier_sin_cos(利用CORDIC算法产生);乘法器模块I_mult和Q_mult(完成基带调制信号和载波的相乘);加法器模块(将两路正交信号相加,完成GMSK信号调制)。2.3基于fpgatool的线性相位fir滤波器的实现GMSK的解调也在前面内容中有所介绍。接收到的信号先通过延迟相移后与自身相乘,滤波后进行抽样判决即可完成解调。GMSK解调的关键是低通滤波器的设计,在本设计的线性相位FIR滤波器实现中,先通过Matlab中FDATOOL工具对滤波器系数进行设计,然后根据FIR滤波的原理设计滤波器,完成HDL描述。FDATOOL工具中,根据设计要求一些参数做如下设置:Fs(采样频率)为256,Fpass为20,Fstop为50,MagnitudeSpescifications中Units(单位)为dB,Apass为1,Astop为80。完成参数设定后,即可在窗口中看到设计的阶数为21阶以及滤波器的幅频响应曲线。3功能仿真和时序仿真针对本设计,利用Simulink对GMSK调制/解调过程做整体的仿真,验证整体思路和系统性能;使用QuartusII和Modelsim软件进行功能仿真和时序仿真;利用Signaltap通过JTAG口实现计算机与FPGA硬件平台的交互,通过计算机读取FPGA中寄存器中实际的值进行板级验证。3.1gmsk调制前后信号特性图4为使用Simulink搭建的GMSK调制解调通信系统框图。通过Scope3可监测GMSK调制后的I路和Q路信号波形,如图5(a)所示;通过Scope5可观测输入码元与解码后码元信号,如图5(b)所示。3.2经过处理的功能序列模拟3.2.1加性高斯白噪声信道为了能更真实地模拟实际中的GMSK调制解调过程,在验证过程中基于硬件平台建立了加性高斯白噪声信道。先利用Matlab中自带的函数wgn产生高斯白噪声,经过量化后将其保存在FPGA的ROM中,然后通过M序列产生ROM的地址提取高斯噪声。由于M序列的互相关性很小,能够满足实际中加性高斯白噪声的信道的要求。3.2.2gmsk调制仿真设计过程中使用仿真工具能各模块进行了功能仿真和时序仿真。图6(a)为GMSK调制后的仿真波形,图6(b)为GMSK调制/解调结果比较波形。从图中可以看出,输入信号经过一段处理时间后解调输出,输出信号与输入信号匹配正确。3.3板级验证及信号分析完成仿真后,基于Altera的EP2C8Q208N芯片,使用SignalTap,完成了板级验证。图7为Signaltap监测信号。图中第一个信号是输入的测试信号,第二个信号是解调后得到的信号,第三个是GMSK调制信号,该结果与前面的功能仿真和时序仿真结果保持一致,也附合理论分析结果,说明该设计在硬件上运行良好,能够达到要求。4