《计算机组成与结构》课件第8章总线与输入输出系统

蔡

修制

般

卫屐

犁

备领

<快

出

备印

热他

长印马

格也w

雷*

*

6技

被

舟

忸,

8解

8.1总线与输入输出系统概述

■一个计算机由CPU、存储器、I/O设备三类模

块组成，它们通过适当的通路进行连接，连接

三类模块的通路的集合被称为互连结构（或称

互连网络）。

■仅在两个部件之间传递信息的通路称为专用通

路。

■在不同时刻传递不同部件之间信息的通路称为

共享（公用）总线。

■现代计算机系统的典型互连结构是总线。

2

8.1总线与输入输出系统概述

■任何模块间的信息（地址、数据、控制）都是

通过总线来传递的，总线成为了系统的中枢、

图8.1利用单总线进行连接通信的计算机系统

3

8.1总线与输入输出系统概述

■输入输出系统由输入输出设备、输入输出接口、

输入输出控制器、输入输出控制管理软件等部

分组成。

■输入输出系统主要负责完成计算机系统与输入

输出设备之间的信息交换。

■输入输出系统管理的对象不仅仅是输入输出设

备，还包括外部存储器。输入输出设备与外部

存储器统称为外部设备。

■为了使计算机能够与各种外设有效连接并进行

信息交换，需要研究多种输入输出技术。

输入输出系统概述

■I/O接口：在完成各个外设和主机之间数据传输过程

中进行各种协调等工作的逻辑部件。协调包括传输过

程中的速度和负载匹配、电平和格式转换、中断请求

等。

■输入设备：用于向计算机系统输入命令或文本、数据

等信息的机械与电子结合的部件。键盘和鼠标是最基

本的输入设备。

■输出设备：用于将计算机系统中的信息输出到计算机

夕卜部进行显示、交蕤等作出的机或与电子结合前窗件。

显示器和打印机是最基本的输出设备。

■外存设备：用于将计算机系统与外存储器交换信息的

机械、电子与存储介质结合的部件。硬磁盘、光盘等

是基本的外存设备。

8.2总线

■总线是计算机系统的互连机构，是连接两个或多个总线

设备的公共通信线路，是一组有定义的、可共享的、可

传递0、1逻辑信号的连接线，它由地址总线、数据总线、

控制总线组成。

■总线连接同时具有物理和逻辑两种连接。

■总线设备是总线上连接的各种器件、部件、模块等计算

机功能部件的统称，它分为主设备(Master＞和从属设

备(Slave)o

■主设备是总线上的主控器，是得到控制权发布控制命令

控制总线运行的设备，典型示例是CPU。每次数据传输

总是由主设备启动。

■从设备是总线上的被主设备控制或访问的对象，是接受

控制命令的设备，典型示例是存储器和I/O设备。

821总线类型与结构一分类

■按照总线连接对象在计算机系统中所处的层次不同

（位置）

□片内总线

□系统总线

□通信总线

■按照总线中数据线的多少不同（传送信息）

□并行总线

□串行总线

■按照总线的使用方式不同

□专用总线

□公用（共享）总线

■按照总线的传输方式不同（定时）

□同步总线

□异步总线

7

总线的标准化

■为了充分发挥总线性能、保障兼容性、便于系

统组建，总线需要标准化。

■总线标准：正式公布的工业标准和实际存在的

工业标准。符合某种标准的总线称为标准总线。

■总线的标准化包括：各种特性、数据传输率、

通信协议、政策协议等一系列规定和约定。

■典型的标准总线：ISA.EISA.PCI.PCI-E.

RS232、USB、1394等。同一标准可有多种版

本。

821总线类型与结构一特性

■机械特性：规定了总线的线数，传输线采用的材料,

总线插头、插座的形状、尺寸和信号线的排列等要

素。

■电气特性：规定了总线中每条信号线的有效形式、

电流或电压的变化范围、信号传送的方向（输入或

输出）、信号采用单端或双端（差动）表示、信号

是单向传输或双向传输、信号上拉电阻阻值、驱动

电路等要素。

■功能特性：规定了总线中每条信号线的功能及数据

传输协议。

■时间特性：规定了总线的工作时序，即在总线上完

成各种操作时，相关信号状态变化与时钟节拍（时

间）之间的关系。

9

821总线类型与结构性能指标

■总线带宽。总线带宽定义为总线的最大数据传

输率，数据传输率定义为每秒传输的字节数。

■总线宽度。指的是总线的线数，它决定了总线

所占的物理空间和成本。（地址线宽度，数据

线宽度）

■总线负载。指连接在总线上的最大设备数量。

■总线频率。

■是否支持猝发传送等

总线带宽=数据线宽度X总线频率

10

821总线类型与结构一性能指标

■例8.1PCI总线的时钟频率为33MHz/66MHz,当该总

线进行32/64位数据传送时，总线带宽是多少？

■解：假设一个总线时钟周期T完成一个数据的传送，

时钟频率为人数据位为〃，则总线带宽B为

8T8

■所以有

时钟频率（MHz）数据位总线带宽（MB/s）

32132

33

64264

32264

66

64528

821总线类型与结构一性能指标

■例8.2使用ISA总线的20条地址线时，允许寻

址的内存空间有多大？使用PCI总线的32条地

址线时，允许寻址的内存空间又有多大？

■解：

ISA总线内存空间=22。个内存单元=1M个内存单元

PCI总线内存空间=232个内存单元=4G个内存单元

12

8.2.1总线类型与结构一结构

■单总线结构，如图8.1所示。

■多总线结构，由两种以上总线组成的系统互连

结构。支持并行操作。

多条总线“interCameraSuper1/0ControllerSCSIEthernet

图8.4一个基于PCI的系统示意图

13

8.2.2总线的信息传输方式一总线操作

■在计算机系统中，所有功能的实现基本上是由

两类操作相互配合而达成的，其一是数据在功

能部件内部进行加工处理，其二是数据在功能

部件之间进行有效传输。

■在总线结构的计算机系统中，各功能部件（总

线设备）之间为实现各种功能所需要的控制、

状态、数据信息是利用共享总线来传输的，所

以在总线上为配合某种功能实现而进行的各种

信息传输被称之为总线操作。

■总线上有两种基本操作：读操作和写操作。通

常用时序图描述。

内存,I/O

14

8.2.2总线的信息传输方式一总线操作

4BUSTRANSACTION>

08.5PCI总线的基本读操作时序15

8.2.2总线的信息传输方式一总线操作

tee

i।«

FRAME#:"A」…——LzJk—

--T

1

1•

1t

11

e(

0A

AD-\-侬XOATA-2)DATA-3二

r1■v•i

e(

i•

1•

••

・▲▲

C/BE#一—(BJSCVaDXBEEX曲夕2X光HZ

:出/

S

IRDY#N'I

:4-t/

a二

Lw

e•

<

H

TRDY#<

C

DEVSEL#

DATA>

P-iASE

BUSTWSACFCN>

图8.6PCI总线的基本写操作时序16

8.2.2总线的信息传输方式一总线操作

完成一次总线操作所需的时间定义为总线周期，一个

总线周期可以是一个时钟周期（大多数RISC系统）,

也可以是多个时钟周期（大多数CISC系统）。

一个总线周期通常由一个地址时间段和一或多个数据

时间段组成。

■如果从属设备的速度低于主设备，则在读/写总线周期

中可以插入等待周期。

■总线复用：地址、数据在一个总线周期内分时公用一

组信号线。减少总线线数，降低设备成本。

■猝发传输方式（burstmode）:在一个地址时间段之

后用连续多个数据时间段依次传输多个数据的方式，

也称为并发数据传输或成组数据传输方式。

17

8.2.2总线的信息传输方式一数据传输方式

■总线上进行一次传输的过程大致分为5个阶段：传输

请求、总线仲裁、部件/设备寻址、数据传输和总线

释放。

■数据传输的基本方式有：

□并行传送方式：系统总线

□串行传送方式：通信总线

□分时（复用）传送方式

□消息（数据包）传送方式

■现代总线支持的总线传输（操作）

□读/写操作

□块传送操作

□写后读与读修改写操作

□广播/广集操作

18

8.2.2总线的信息传输方式一通信方式

■在总线上通信需要收发双方的时间配合或控制，这种时

间配合或控制称为总线定时或总线通信，其实质是一种

协议或规则。

■它有两种基本方案：同步(synchronous)和异步

(asynchronous)。

■同步总线包括一个收发双方公用的时钟(即总线时钟，

在姓制线中)和一个固定的协议(protocol),该协议

用于与时钟相关联的通信。如图8.5所规定的协议。

□同步定时方式不需要应答，时序简单，实现方便。

□总线速度以慢速设备而定，总线不宜过长。

■异步总算不用公共时钟定时，总线中没有时钟线，使用

握手协议(handshakingprotocol)。

□异步定时方式允许总线周期长度可变，可以支持慢速与快速设

备在同一总线上连接。

□总线控制复杂。有3种方式：非互锁、半互锁、全互锁。

19

8.2.2总线的信息传输方式一通信方式

固定时宽

Data数据

DATARDY

ACK

Data数据

图8.8由发送设备发起的异步数据传输握手时序20

8.2.2总线的信息传输方式一通信方式

■在串行异步通信中,采用了一种更为简单的通

信方式，即在串行异步通信总线中，既不用握

手信号，也没有时钟线，它利用收、发双方事

先约定的数据传输格式和传输速率来协调数据

的传输。

■例如，RS232串行异步通信总线。

起便停止

1数据⑸6联位）I（1/L5/2位）

DOD1

数据线

A

图8.10串行异步通信数据格式

21

8.2.3总线仲裁

■在共享总线上，允许连接多个总线主设备和从

设备，有可能出现多个主设备同时要求使用总

线的情形。

■总线操作都是由主设备发起或控制的，为了防

止总线竞争，共享总线上某时刻只允许一个主

设备使用总线，并实施对总线的控制。

・哪个主设备可以使用总线的选择机制称为总线

仲裁(busarbitration)。

■仲裁依据是主设备使用总线的优先级，仲裁机

制可分为集中式和分布式两类方式。

22

8.2.3总线仲裁一集中式仲裁

■集中式仲裁采用一个中央总线仲裁器(也称之

为总线控制器)，由它来决定总线上同时提出

使用请求的主设备谁可以获得总线使用权。

□菊花链(daisychaining)

□轮询(polling)/计数查询/定时器查询

□独立请求(independentrequesting)

■菊花链结构简单，优先级固定

■轮询和独立请求方式优先级设置较灵活

■独立请求方式响应速度快，结构较复杂，连线

多

23

8.2.3.1集中式仲裁一菊花链

■菊花链仲裁逻辑可表示为(假设BR、BG、BB高有效)：

BR=BR1,+BR2.TFBRn

BB=BB]+BB°H—•+BB

总线仲裁逻辑BG=BR•丽

设备相关信号产生逻辑|BBj=BGi叫呼—

<BGin,=BG,BGout=BBj-BGin^BGinjd=BGoutj

if(BB,=1)thenBR,-0

24

8.2.3.1集中式仲裁一轮询/计数

■轮询仲裁逻辑可表示为(假设BR、BG、BB高有效)：

BR=BR1,+BR2.TFBRn

BB=BB]+BB°H—•+BB

总线仲裁逻辑if(BR-BB=1)then｛输出poll_count»poll_count=poll_count+1

设备相关信号产生逻辑n/RR....RR1

if((Addj=poll_count)*(BRj=l))thenBBj=1

[if(BBj=1)thenBRj=0

8.2.3.1集中式仲裁一独立请求

■独立请求仲裁逻辑可表示为(假设BR、BG、BB高有效)：

BB=BB1+BB?+…+BBn

总线仲裁逻辑if((D是当前请求设备中优麒最高者)・(BB=O))thenBG1=1

设备相关信号产生逻辑if(BGj=l)then{BRj=O,BB^l)

图8.13独立请求仲裁方式26

8.2.3.2分布式仲裁

分布式仲裁不需要中央仲裁器，仲裁逻辑分布在

各个主设备中。

■假设图8.14中设备的优先级从高到低排序为DR2…D「，则

设备仲裁逻辑可表示为：

BB=BB]+BB2HFBBn

|if((BB=O)-(BR,=l))then{BR,=O,BB,=1}

<if((BR]+…+BRj=O)・(BB=O)・(BRj=l))then{BRj=O,2<j<n

图8.14自举分布式仲裁方式27

8.2.3.2分布式仲裁

图8.15示意的是一种链式分布式仲裁方案，它除了没有中央

仲裁器外，与菊花链仲裁方式十分相似。它的仲裁逻辑为：

1-

BR=BR1.+BR29TBRn

BB=BB1+BB2t1-BBn

BBj=BGinj-BRj•丽

<BGin]=1,BGout：=BB〕•BGin『BGinj+l=BGoutj

if(BBj=1)thenBR1二0

图8.15链式分布式仲裁方式

28

8.2.4典型的总线及应用

Core2

■PCI总线Processor

■USB总线[PSB

x16PCIExp「籥JDDR2

FXRootComplexSDRAM

(MCH955)

DDR2

DMI/x4PCIExpreSMBu?SDRAM

向&SerialAT,

卜+2,x1P,lExpress

IOControllerHub

一8,USB2.0」

(ICH7)'Cloc峪.PowerManagement

一LPCJ沁丁,靠飞

1

AC97/J

BootGPIOs

军ROMIntelHDAJdio

CCM0T1

LAN

ModeAudio

mCode

Cc

图采用芯片组的机系统

8.16Intel955PC29

8.3输入输出接口

■CPU或I/O处理器、总线、I/O接口、I/O设备、

I/O管理控制软件等构成了输入输出系统。

■该系统的任务是对I/O设备的各种信息进行输入

或输出到计算机系统的控制。

对输入输出系统的研究涉及两个方面：一是如

何将I/O设备与计算机相连接，二是如何快速、

有效地使I/O设备与计算机进行信息交换。

30

8.3输入输出接口

■I/O设备种类繁多，功能、操作方式、速度、

信号等差异巨大，一种普遍采用的有效的连接

方式是利用I/O接口，如图8.17所示，该模型

也适用于硬盘、光盘存储设备等外存与系统总

线的连接。

总线

I

DO接口1I/O接口11

H

DO设备1I/O设备n

图8.17I/O设备与总线连接的一般模型

31

8.3输入输出接口

1.I/O接口作用及模型

■传递数据、设备选择、I/O接口

设备控制、信号形式

转换、速度匹配、数

据缓存、错误检测、

负载匹配、支持中断系

统

■i/o接口有并行与串行2

之分

■对于某些复杂的外设，

I/O接口还应是具有

“智能”的控制器。图8.18I/O接口模型

32

8.3输入输出接口

■I/O接口对内与系统总线相连，对外通过接口

电缆与外设相连。

■简单I/O接口和智能I/O接口在硬件逻辑的复杂

性上相差很大。

■从程序员的角度来看，所有I/O接口可以隐藏

外设的定时、机电、数据格式等细节，它们的

差别仅仅在于接口内部可读写的寄存器或缓冲

器的数量不同而已。

33

8.3输入输出接口

2.I/O地址编址方式

■为使CPU能选择设备并进行数据传送，接口中

有一些通过软件或指令访问的寄存器或电路，

即I/O端口（Port）。

■对端口寄存器采用地址加以识别，这个识别过

程称作I/O寻址；每个端口寄存器有唯一的地

址编在，这一危址编码称作端口地址/接口地

址/I/O地址。

■I/O地址有两种编码方式：存储器映射（统一

编址）方式和I/O映射（独立编址）方式。独

立编址时，有专用的I/O指令对端口访问。

34

8.3输入输出接口

3.I/O接口设计

■对于简单的I/O设备，可以使用芯片厂家提供

的某些接口芯片（如三态缓冲器、锁存器、可

编程并行接口芯片、可编程串行接口芯片等）

设计满足接口要求的I/O接口电路。

■对于复杂的I/O设备，可以利用芯片厂家提供

的单片机、微控制器（MCU）、嵌入式处理

器等设计满足接口要求的I/O控制器，I/O控制

器实质就是一个微小型的计算机系统。

■采用接口芯片设计I/O接口电路时，地址译码

器设计是I/O接口设计的重要内容之一。

35

8.4输入输出技术

■面对复杂的I/O设备，应采用不同的输入输出技术加以

应对，才能满足各种I/O设备与计算机进行信息交换的

要求。

■目前可以采用的输入输出控制技术有：

□程序查询(programmedI/O)方式

□中断(interrupt-drivenI/O)方式

□直接存储器存取(directmemoryaccess,DMA)方式

□I/O通道(I/Ochannel)方式。

■选择I/O技术的基本原则是：一、能满足用户的数据传

送速度要求且不丢失数据，二、系统开销尽量小，三、

能充分发挥硬件资源的能力(使I/O设备与CPU尽可能

并行工作)O

36

8.4.1程序查询方式

■这是最简单的输入输出技术,

每个计算机都具备。利用程

序查询I/O,可以实现处理获取I/O设备状态

器（通过接口）与I/O设备

之间的数据交换。

■程序查询方式的实现不是仅

有软件（程序）就可以了，

它必须有硬件的支持（数据完成I/O操作

寄存器和状态寄存器）O

图程序查询流程

■程序查询方式要求所有的8.20I/O

I/O操作必须在CPU的直接

控制下完成。

37

8.4.1程序查询方式

■若有多个I/O设备以程序查询方式与CPU进行

信息交换，则CPU轮流查询I/O设备，轮询到

且准备就绪的I/O设备可以与CPU交换数据。

■轮询的顺序决定了I/O设备被CPU服务的优先

顺序（即优先级）。

■程序查询方式实现简单，当CPU的工作任务比

较辛一时，中、低速I/O设备与CPU的信息交

换可以选用程序查询方式。

38

8.4.2中断方式

■程序查询方式主要有以下限制：

□I/O数据传输速率低。

□CPU工作效率较低。

□不能保证及时响应I/O设备的I/O服务请求。

■中断是解决上述问题的有效方式之一，是I/O

设备获得CPU服务的主要方式。

■中断可以改善计算机的I/O特性。

■中断可以实现主机与多台外设的并行工作。

■中断可以实现故障诊断与处理、对于随机事件

展规定时间内做出实时响应与处理。

39

8.4.2中断方式

■中断是指，中断源在需要CPU服务时，请求CPU暂

停现行工作转向为中断源服务，服务完成后，再让

CPU回到原工作状态继续完成被打断的工作。

■从程序运行角度看，中断是程序控制流的变化。

CPU现行程序中断源i处理程序

N

断点:N+m

①(PSW)一堆栈(SP)②((SP)+j尸N+m一PC

(PC尸N+m一堆栈(SP)+j((SP))一PSW

Handler-i^PC

图8.22中断过程示意图40

8.4.2中断方式

■中断源就是引起中断发生的源头。

■由内部中断源引发的中断称为内中断或软件中

断。

■由外部中断源引发的中断称为外中断或硬件中

断。

■通常，内中断是不可屏蔽的，而外中断分为可

屏蔽和非屏蔽两类。

41

8.4.2中断方式中断过程

■一个典型的中断处理过程如下(参见图8.22):

(1)中断请求

(2)中断检测

(3)中断响应

(4)断点保护

(5)(识别中断源)

(6)中断处理

(7)断点恢复

(8)中断返回

■过程中的步骤⑴〜(4)/(5)由硬件实现，步骤(5)/(6)〜(8)

由软件(中断处理程序)实现。

■由于中断发生的时刻是任意的，不可预期的，所以，

断点信息的保护十分重要。

42

8.4.2中断方式中断源的选择与识别

■当系统中有多个中断源时，解决中断源选择的方法

是采用中航优免级(Interruptprioritylevels,IPL)

□当多个中断源同时提出中断请求时，只有优先级最高

的中断源的请求被选择，并被CPU处理；

□当高优先级中断正被CPU服务时，所有低优先级中断

被禁止；高优先级中断请求可以打断低优先级中断服

务,即允辞中断嵌套(Interruptnesting)或多重中断。

■中断处理程序/中断服务程序(serviceroutine)

中断源

■中断优先权仲裁与总线仲裁极为相似，也可以采用

类似菊花链、查询、独立请求等仲裁方案，可以软

件、硬件、软硬件结合来实现。

43

8.4.2中断方式硬件仲裁

(a)菊花链

INTR1

(b)分组独立请求

图8.23基本中断优先级硬件仲裁方案

8.4.2中断方式软件仲裁

INT-REQ<>>

中断请求寄存器

D

n1

系■

D

统n

总DB

线

D1

Do

AB译

中

中

中

中

断

断

断

断

源

源

源

源

码

器12n

n-

图824单中断请求线、软件查询的中断优先权仲裁逻辑

45

8.4.2中断方式向量中断

■由k确定中断处理程序人口地址。

■增加中断屏蔽寄存器，达到封锁某中断源或适度、动态改变

中断源优先级的目的。

■在中断处理程序人口地址处放置无条件跳转指令。

INTR*

JUMProutine_1中

有效请求

中断请求寄存器断

JUMProutine_2向

INT-REQO

中

加入PC&dD。<量

优先级INT-REQ1

表

地址k位D<断

编码/比较器&1

源JUMProutine_n

INT-REQn-1

&De卜

D。routine1中断源1处理程序

Di

routine_2中断源2处理程序

U-i

k位n

中断屏蔽寄存器routine_n中断源n处理程序

中断向量

(a)硬件逻辑

图8.25向量中断优先权仲裁逻辑(b)中断处理程序在内存中的位置

例题

■例8.5某计算机系统内存地址32位，无条件跳

转指令由5字节组成，中断系统有12个中断源，

优先级仲裁采用图825方集，试为12个中断源

设计其中断向量，使中断向量表空间最小。

■解：12个中断源需要优先级编码/比较器有12

条中断请求输入线，经编码、比较产生k=4位

地址输出。当程序计数器PC为32位时可以实

现对32位内存地iit空间进行访问。中断响应时,

可耗如图8.26所示方式生成中断向量。此*,

f断向量表空间为最小，占12x8字节内存单

兀Jo

47

中断源k位地址

32位中断向量设xx…x=00...0

编号编码

中断向量—>PC_00000000HJUMProutine_0

00000xx...x000000000000008HJUMProutine1

—

10001xx...x0001000

20010xx...x0010000

00000058HJUMProutine_11

30011xx...x0011000

40100xx...x0100000

50101xx...x0101000routine_0中断源0处理程序

60110xx...x0110000

70111xx...x0111000

routine_1中断源1处理程序

81000xx...x1000000

91001xx...x1001000

101010xx...x1010000routine_11中断源11处理程序

111011xx...x1011000

注：中断向量空间在内存中的位置取决于

XX…X的不同编码组合。

图826中断向量生成方式之一

48

中断方式多重中断

■多重中断：指有多个中断源的计算机系统中，按照各

自的优先叔并以靛套方式工作M中断。

中断优先级的设置与调整

□设置：在多重中断系统中，优先级根据中断事件的轻、重、

缓、急程度而分成的若干级别，且给每一中断源分配一个优

先级。CPU先响应高级中断的请求。

□中断屏蔽：给每个中断源配置一位屏蔽触发器，1表示阻止

该中断源的请求，0表示可以正常申请，并将所有的触发器

组成一个中断屏蔽寄存器。

□调整：用指令设置和修改中断屏蔽寄存器，可以灵活改变原

有优先顺序。

多重中断的响应过程：关中断、保存现场、识别中断、

形成服务程序入口地址、开中断、执行服务程序、关

中断、恢复现场、开中断、中断返回。

49

■例8.6某计算机系统有5级中断：LO、L1、L2、L3、L4,硬

件优先级由高至低顺序为L0-L1-L2一L3一L4。现希望设

置屏蔽字将中断响应优先顺序改为L3—L1—L4—L0—L2,

(1)试给出各中断级在屏蔽寄存器中设置的屏蔽字(假设“1”

表示屏蔽)；

(2)首先LO、L1级中断源发出中断请求，在CPU处理L1级中

断时，L2、L3、L4级中断又提出了中断请求，试画出优先

级修改前、后的中断响应、处理过程程序运行轨迹示意图。

■解：(1)各中断级屏蔽字设置为

L0L1L2L3L4说明

L010100允许优先级高于L0的L1、L3、L4级中断

L111101允许优先级高于L1的L3级中断

L200100允许优先级高于L2的L0、L1、L3、L4级中断

L311111L3优先级最高，禁止所有级别中断

L410101允许优先级高于L4的L1、L3级中断

50

解：（2）优先级修改前中断响应、处理过程的程序运行轨

迹示意如图8.27。优先级修改后中断响应、处理过程的程序

运行轨迹示意如图8.28。

主程序L0级中断L1级中断L2级中断L3级中断L4级中断

中断响应顺序：L0—L1-L2一L3一L4

图827优先级修改前程序运行轨迹

51

图8.28优先级修改后程序运行轨迹

52

8.4.2中断方式可编程中断控制器PIC

■另一种更灵活、更通用的向量中断方案是用一个功能

更强的可编程中断控制器(ProgrammableInterrupt

Controller,PIC)取代优先级编码/比较器。

■PIC在中断系统中起着一个全面管理者的作用。

□接受来自外部设备的请求，确定哪个请求是最重要(最高优

先权)的，查明收到的请求是否比当前正被服务的请求有更

高的优先级别，并且基于这些判断向CPU发出中断信号。

□P1C向CPU发出中断信号后，必须设法给CPU提供信息，该

信息能使程序计数器PC，指向”与请求设备相关的服务程序O

这个“指示器”是一个在向量表中的地址，经常作为向量数

据(vectoringdata)。

■PIC的典型范例是可编程82c59A。Intersi182c59A是

IntersilAmericasInc.生产的一个高性能CMOS优先

权中断控制器，由先进的2RIICMOS工艺制造。

53

8.4.2中断方式实现中断处理程序

■中断方式由中断系统或中断机构实

现，它包括硬件和软件两部分，与

程序查询方式相比要复杂许多。

■硬件设计包括三部分逻辑：中断控

制逻辑、中断请求与优先级仲裁逻

辑、I/O接口。

■软件设计包括初始化程序、中断处

理程序的编写。

□每个中断源必须有自己的中断处理程序

□中断处理程序与子程序

图8.31基本框架

54

8.4.2中断方式实现

■中断具有快速响应特性，但中断仍需时间。

■一次中断过程需要有响应时间、信息保护与恢

复时间，也许还需要中断源识别时间（非向量

中断），这些非实质中断处理时间统称为中断

额外开销时间。

■一次中断过程所需的完整时间是对中断源实质

的处理时间与中断