2021年江苏科技大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)

2021年江苏科技大学软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假定编译器将赋值语句“x=x+3；”转换为指令“addxaddr，3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（WriteTrough）方式，则完成该指令功能需要访问主存的次数至少是（）。A.0B.1C.2D.342、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833B.0.856C.0.958D.0.8623、4位机器内的数值代码，则它所表示的十进制真值可能为（）。I.16Ⅱ.-1Ⅲ.-8V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V4、ALU属于（）。A.时序电路B.控制器C.组合逻辑电路D.寄存器5、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。A.-126B.-125C.-32D.-36、总线的半同步通信方式是（）。A.既不采用时钟信号，也不采用握手信号B.只采用时钟信号，不采用握手信号C.不采用时钟信号，只采用握手信号D.既采用时钟信号，又采用握手信号7、总线按连接部件不同可分为（）。A.片内总线、系统总线、通信总线B.数据总线、地址总线、控制总线C.主存总线I/O总线、DMA总线D.ISA总线、VESA总线、PCI总线8、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。A.目标程序B.编译程序C.解释程序D.汇编程序9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容见下图对虚拟地址03FFF180H进行虚实地址变换的结果是（）。A.0153180HB.0035180HC.TLB缺失D.缺页11、下列关于超标量流水线特性的叙述中，正确的是（）。I.能缩短流水线功能段的处理时间II.能在一个时钟周期内同时发射多条指令III.能结合动态调度技术提高指令执行并行性A.仅IIB.仅I、IIIC.仅I、IID.I、II、III12、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（）。A.1000HB.2000HC.3000HD.4000H13、在下列寻址中，（）寻址方式需要先运算再访问主存。A.立即B.变址C.间接D.直接14、下列操作中，不属于“中断隐指令”所完成的是（）。I.关中断II.开中断III.保护现场IV.保存断点V.将中断服务程序首地址送PCA.I，IIB.II，III，VC.II，IIID.III，V15、异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（）。A.“访存时缺页”属于中断B.“整数除以0”属于异常C.“DMA传送结束”属于中断D.“存储保护错”属于异常二、填空题16、一个定点数由_______和_______两部分组成。17、指令寻址的基本方式有两种，______方式和______方式。18、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______19、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。20、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和_______寻址两种，使用_______来跟踪。21、计算机软件一般分为两大类：一类叫______，另一类叫______操作系统属于______类22、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用于便携式电脑中。23、不同机器有不同的________，RISC指令系统是________指令系统的改进。24、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线的下次，接管总线控制权。25、目前的CPU包括________、________和cache、三、名词解释题26、存储器：27、CD-ROM：28、相联存储器：29、串行传输：四、简答题30、何谓通用串口I/O标准接口IEEE1394？简述其性能特点？31、基本的DMA控制器的主要部件有哪些？32、能不能说CPU的主频越快，计算机的运行速度就越快？为什么？33、说明计算机系统的层次结构。五、计算题34、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache的初始状态为空。1）如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；2）CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache的命中率是多少？3）10次循环中，CPU平均每次循环读取的时间是多少？35、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周期为2ms）？36、现有64K×2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小，并说明有几种解法。六、综合题37、用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。38、某机采用微程序控制方式，微指令字长为24位，采用水平型字段直接编码控制方式和断定方式。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。1）控制存储器的容量应为多少？2）设计出微指令的具体格式。39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。列出操作码的扩展形式并计算操作码的平均长度。

参考答案一、选择题1、B2、D3、D4、C5、B6、D7、A8、C9、C10、A11、C12、D13、B14、C15、A二、填空题16、符号位数值域17、字向位向18、寄存器一寄存器型寄存器一存储器型19、带宽处理器20、跳跃程序计数器21、系统程序应用程序系统程序22、瞬时启动固态盘23、指令系统CISC24、优先级公平主方25、控制器运算器三、名词解释题26、存储器：计算机中存储程序和数据的部件，分为内存和外存。27、CD-ROM：计算机中只读型光盘的主要标准。28、相联存储器：一种按内容访问的存储器，每个存储单元有匹配电路，可用于是cache中查找数据。29、串行传输：是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）四、简答题30、答：IEEE1394是串行1/0标准接口。与SCSI并行I/0接口相比，它具有更高的数据传输速率和数据传送的实时性，具有更小的体积和连接的方便性。IEEE1394的一个重大特点是，各被连接的设备的关系是平等的，不用PC介入也能自成系统。因此IEEE1394已成为因特尔、微软等公司联手制定的PC98系统设计指南的新标准。31、答：逻辑结构包括时序和控制逻辑；内部计数器、寄存器组、程序命令控制逻辑；优先级编码逻辑；地址、数据缓冲器组等部分。32、答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与数据通路结构，时序分配方案、ALU运算能力、指令功能强弱等多种因素有关，要看综合效果。33、答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。五、计算题34、解析：1）按字寻址，每个块有16个字，故字块内地址为4位。Cache有128个字块，故Cache字块地址为8位。主存包含16K个字块，故主存地址总共14位。则主存字块标记位数为14-8-4=2位。2）Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。由于Cache的初始状态为空，循环读取10次时，第一次循环第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后面9次循环每个字都命中。故Cache的命中率为1-13/（195×10）=99.3%。3）第一次循环需要填充Cache13次，访问Cache195-13=182次，总时间为200ns×13+10ns×182=4420ms。其余9次循环只需访问Cache195次，总时间为195×10ns×9=17550ns。故平均访问时间为（17550ns+4420ns）/10=2197ns。35、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs，可取的刷新间隔为31μs。2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为0.5μs，则“死区”=0.5μs×64=32μs，“死时间率”=32μs/2000μs×100%=l.6%。36、解析：不妨设地址线和数据线的数目分别为x和y。只需要满足2x×y=64K×2，有如下方案：当y=l时，x=17：当y=2时，x=16；当y=4时，x=15；当y=8时，x=14。（可不用讨论y等于3、5、6这些情况，不然x就没法计算了）后面的就不用计算了，肯定比前面的引脚数目多。从以上分析可以看出，当数据线为1或2时，地址线和数据线引脚的数目之和为18，达到最小，并且有两种解答。六、综合题37、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模