精编百科融创综合通信实验指导书直插版资料

目录实验一数字信号源实验…………………..…1实验二数字调制实验……………………......6实验三2ASK、2FSK数字解调实验……….………………15实验四同步载波提取实验……….……....…21实验五2DPSK数字解调实验………………….…………....30实验六全数字锁相环与位同步时钟恢复实验…………….36实验七模数混合锁相环与位同步时钟恢复实验…….……45实验八帧同步信号恢复实验……….………50实验九数字基带通信系统实验…….………58实验十2DPSK、2FSK、2ASK通信系统实验……………..64实验十一CMI编译码实验……………………..72实验十二曼彻斯特编译码实验…………….……….…………76实验十三差分编译码实验……………………..78实验十四密勒编译码实验………….….………80实验十五HDB3编译码实验……….….………..82实验十六HDB3通信系统实验………………..……………....85实验十七M序列发生及眼图观测实验…………………...…..87实验十八AM调制解调通信系统实验……......89实验十九PAM调制解调通信系统实验...…….……….………100实验二十PCM编译码及TDM时分复用实验.……….…..……107实验二十一CVSD调制解调通信系统实验.………….………...120实验二十二FDM频分复用通信系统实验.………….………….128实验二十三话音信号多编码通信系统实验.…….………….….131实验一数字信号源实验一、实验目的1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。2、掌握集中插入帧同步码时分复用信号的帧结构特点。3、掌握数字信号源电路组成原理。二、实验内容1、用示波器观察单极性非归零码〔NRZ〕、帧同步信号〔FS〕、位同步时钟〔BS〕。2、用示波器观察NRZ、FS、BS三信号的对应关系。3、学习电路原理图。三、实验设备1、20MHZ示波器一台2、实验模块：数字信号源模块四、根本原理本模块是实验系统中数字信号源，即发送端，其原理方框图如图1-1所示。本单元产生NRZ信号，信号码速率约为170.5KB，帧结构如图1-2所示。帧长为24位，其中首位无定义，第2位到第8位是帧同步码〔7位巴克码1110010〕，另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号。发光二极管亮状态表示‘1’码，熄状态表示‘0’码。本模块有以下测试点及输入输出点：CLK-OUT 时钟信号测试点，输出信号频率为4.433619MHzBS-OUT 信源位同步信号输出点/测试点，频率为170.5KHzFS 信源帧同步信号输出点/测试点,频率为7.1KHzNRZ-OUT NRZ信号输出点/测试点图1-3为数字信源模块的电原理图。图1-1中各单元与图1-3中的元器件对应关系如下：晶振 CRY：晶体；U1：反相器7404分频器 US2：计数器74161；US3：计数器74193；US4：计数器40160并行码产生器KS1、KS2、KS3：8位手动开关，从左到右依次与帧同步码、数据1、数据2相对应；发光二极管左起分别与一帧中的24位代码相对应八选一 US5、US6、US7：8位数据选择器4512三选一 US8：8位数据选择器4512倒相器 US10：非门74HC04抽样 US9：D触发器74HC74图1-1数字信源方框图图1-2帧结构下面对分频器，八选一及三选一等单元作进一步说明。〔1〕分频器74161进行13分频，输出信号频率为341kHz。74161是一个4位二进制加计数器，预置在3状态。74193完成÷2、÷4、÷8、÷16运算，输出BS、S1、S2、S3等4个信号。BS为位同步信号，频率为170.5kHz。S1、S2、S3为3个选通信号，频率分别为BS信号频率的1/2、1/4和1/8。74193是一个4位二进制加/减计数器，当CD=PL=1、MR=0时，可在Q0、QB、QC及QD端分别输出上述4个信号。40160是一个二一十进制加计数器，预置在7状态，完成÷3运算，在Q0和Q1端分别输出选通信号S4、S5，这两个信号的频率相等、等于S3信号频率的1/3。分频器输出的S1、S2、S3、S4、S5等5个信号的波形如图1-4〔a〕和1-4〔b〕所示。〔2〕八选一采用8路数据选择器4512，它内含了8路传输数据开关、地址译码器和三态驱动器，其真值表如表1-1所示。US5、US6和US7的地址信号输入端A、B、C并连在一起并分别接S1、S2、S3信号，它们的8个数据信号输入端x0~x7分别K1、K2、K3输出的8个并行信号连接。由表1-1可以分析出US5、US6、US7输出信号都是码速率为170.5Kbit/s、以8位为周期的串行信号。〔3〕三选一三选一电路原理同八选一电路原理。S4、S5信号分别输入到US8的地址端A和B，US5、US6、US7输出的3路串行信号分别输入到US8的数据端x3、x0、x1，U8的输出端即是一个码速率为170.5KB的2路时分复用信号，此信号为单极性不归零信号〔NRZ〕。图1-4分频器输出信号波形〔4〕倒相与抽样图1-1中的NRZ信号的脉冲上升沿或下降沿比BS信号的下降沿稍有点迟后。在实验二的数字调制单元中，有一个将绝对码变为相对码的电路，要求输入的绝对码信号的上升沿及下降沿与输入的位同步信号的上升沿对齐，而这两个信号由数字信源提供。倒相与抽样电路就是为了满足这一要求而设计的，它们使NRZ-OUT及BS-OUT信号满足码变换电路的要求。表1-14512真值表CBAINHDISZ00000x000100x101000x201100x310000x410100x511000x611100x7ΦΦΦ100ΦΦΦΦ1高阻图1-3数字信图1-3数字信号源电原理图FS信号可用作示波器的外同步信号，以便观察2DPSK等信号。FS信号、NRZ-OUT信号之间的相位关系如图1-5所示，图中NRZ-OUT的无定义位为0，帧同步码为1110010，数据1为11110000，数据2为00001111。FS信号的低电平、高电平分别为4位和8位数字信号时间，其上升沿比NRZ-OUT码第一位起始时间超前一个码元。图1-5FS、NRZ-OUT波形五、实验步骤1、熟悉信源模块的工作原理以及时分复用的原理与应用。2、翻开电源开关及模块电源开关，用示波器观察数字信号源模块上的各种信号波形。3、用同轴电缆将FS输出与示波器外同步信号输入端相连接，把FS作为示波器的外同步信号，进行以下观察：示波器的两个通道探头分别接NRZ-OUT和BS-OUT，对照发光二极管的发光状态，判断数字信源单元是否已正常工作〔1码对应的发光管亮，0码对应的发光管熄〕；用拨码K1产生代码×1110010〔×为任意代码，1110010为7位帧同步码〕，K2、K3产生任意信息代码，观察本实验给定的集中插入帧同步码时分复用信号帧结构，和NRZ码特点。4、〔选做〕用另外一种方法实现本实验中的时分复用。六、实验报告说明时分复用的原理与应用。记录并说明光栅上亮暗的位置、拨码开关、信源信号三者之间的关系。记录时钟信号、信源信号、帧同步信号与位同步信号的波形，并说明三者之间的关系。实验二数字调制实验一、实验目的1、掌握绝对码、相对码概念及它们之间的变换关系。2、掌握用键控法产生2ASK、2FSK、2PSK、2DPSK信号的方法。3、掌握相对码波形与2PSK信号波形之间的关系、绝对码波形与2DPSK信号波形之间的关系。4、了解2ASK、2FSK、2PSK、2DPSK信号的频谱与数字基带信号频谱之间的关系。二、实验内容1、用示波器观察绝对码波形、相对码波形。2、用示波器观察2ASK、2FSK、2PSK、2DPSK信号波形。3、用频谱仪观察数字基带信号频谱及2ASK、2FSK、2PSK、2DPSK信号的频谱。三、实验设备1、20MHZ示波器一台2、实验模块：数字信号源模块数字调制模块四、根本原理本实验使用数字信源模块和数字调制模块。信源模块向调制模块提供位同步信号和数字基带信号〔NRZ码〕。调制模块将输入的NRZ绝对码变为相对码、用键控法产生2ASK、2FSK、2DPSK信号。〔A〕二进制数字调制原理一．2ASK1．产生2．频谱式中Ps(f)为m(t)的功率密度PePeo(f)-fc0fcps(f)-fs0fs谱零点带宽B=2fs=2RB发滤波器最小带宽可为fs(理论值)也可将基带信号处理后再进行2ASK调制升余弦滚降滤波器升余弦滚降滤波器发滤波器升余弦滚降信号fccosωct滤除谐波fc-fs/2fc+fs/22二．2FSK1．产生VCOVCO相位连续相位不连续cosωc1tcosωc2tm(t)电子开关2．频谱1010fc2fc2+fsfc1fc1+fsfc2fc2+fsfc1fc1+fs或或fc2fc1fc2fc12FSK信号带宽三．2PSK〔BPSK〕〔绝对调相〕电子开关180电子开关180°°！°m(t)BNRZct2PSKtm(t)NRZ2PSK2PSK信息代码2PSK规律：信息代码1对应一种初相，信息代码0对应另外一种初相。从另外一个角度而言，为“异变同不变〞，即本码元与前一码元相异时，本码元内2PSK信号的初相相对于前一码元内2PSK信号的相位变化180°，相同时则不变。2．频谱pe0(f)fc-fspe0(f)fc-fsfcfc+fs为m(t)的频谱当p(1)=p(0)时ps(f)中无直流，B=2fs四．2DPSK〔差分相位键控，相对调相〕1．产生码变换—2PSK调制法2PSK调制2PSK调制Ts2PSK(bk)2DPSK(ak)akbkbk-1绝对码ak相对码bk变化规律：“1变0不变〞。bk=ak+bk-1，设bk初始值为1，各点波形如下图：第一个码元内信号的初相可任意假设。ak2DPSK规律：“1变0不变〞，即信息代码〔绝对码〕为“1〞时，本码元内2DPSK信号的初相相对于前一码元内2DPSK信号的未相变化180°，信息代码为“0〞时，则本码元内2DPSK信号的初相相对于前一码元内2DPSK信号的末相不变化。2．频谱同2PSK〔B〕电路原理数字调制单元的原理方框图及电路图分别如图2-1，图2-2所示。图2-1数字调制方框图本单元有以下测试点及输入输出点： BS-IN 位同步信号输入点 NRZ-IN 数字基带信号输入点 CAR 2DPSK信号载波测试点 AK 绝对码测试点〔与NRZ-IN相同〕 BK 相对码测试点 2DPSK〔2PSK〕-OUT 2DPSK〔2PSK〕信号测试点/输出点，VP-P>0.5V 2FSK-OUT 2FSK信号测试点/输出点，VP-P>0.5V 2ASK-OUT 2ASK信号测试点，VP-P>0.5V图2-1中晶体振荡器与信源共用，位于信源单元，其它各局部与图2-2中的主要元器件对应关系如下： 2〔A〕 UM2：双D触发器74HC74 2〔B〕 UM2：双D触发器74LS74 滤波器A UM5：运放LF347，调谐回路 滤波器B UM5：运放LF347，调谐回路 码变换 UM1：双D触发器74LS74；UM3：异或门74LS86 2ASK调制 UM6：三路二选一模拟开关4053 2FSK调制 UM6：三路二选一模拟开关4053 2DPSK〔2PSK调制 〕 UM6：三路二选一模拟开关4053 放大器 QM4：三极管9013 射随器 QM1：三极管9013将晶振信号进行2分频、滤波后，得到2ASK的载频2.2165MHZ。放大器的发射极和集电极输出两个频率相等、相位相反的信号，这两个信号就是2PSK、2DPSK的两个载波，2FSK信号的两个载波频率分别为晶振频率的1/2和1/4，也是通过分频和滤波得到的。下面重点介绍2PSK、2DPSK。2PSK、2DPSK波形与信息代码的关系如图2-3所示。图2-32PSK、2DPSK波形图中假设码元宽度等于载波周期。2PSK信号的相位与信息代码的关系是：前后码元相异时，2PSK信号相位变化180，相同时2PSK信号相位不变，可简称为“异变同不变〞。2DPSK信号的相位与信息代码的关系是：码元为“1〞时，2DPSK信号的相位变化180。码元为“0〞时，2DPSK信号的相位不变，可简称为“1变0不变〞。应该说明的是，此处所说的相位变或不变，是指将本码元内信号的初相与上一码元内信号的末相进行比拟，而不是将相邻码元信号的初相进行比拟。实际工程中，2PSK或2DPSK信号载波频率与码速率之间可能是整数倍关系也可能是非整数倍关系。但不管是哪种关系，上述结论总是成立的。本单元用码变换——2PSK调制方法产生2DPSK信号，原理框图及波形图如图2-4所示。相对于绝对码AK、2PSK调制器的输出就是2DPSK信号，相对于相对码、2PSK调制器的输出是2PSK信号。图中设码元宽度等于载波周期，已调信号的相位变化与AK、BK的关系当然也是符合上述规律的，即对于AK来说是“1变0不变〞关系，对于BK来说是“异变同不变〞关系，由AK到BK的变换也符合“1变0不变〞规律。图2-4中调制后的信号波形也可能具有相反的相位，BK也可能具有相反的序列即“00100〞，这取决于载波的参考相位以及异或门电路的初始状态。2DPSK通信系统可以克服上述2PSK系统的相位模糊现象，故实际通信中采用2DPSK而不用2PSK〔多进制下亦如此，采用多进制差分相位调制MDPSK〕，此问题将在数字解调实验中再详细介绍。图2-42DPSK调制器2PSK信号的时域表达式为S(t)=m(t)Cosωct式中m(t)为双极性不归零码BNRZ，当“0〞、“1〞等概时m(t)中无直流分量，S(t)中无载频分量，2DPSK信号的频谱与2PSK相同。2ASK信号的时域表达式与2PSK相同，但m(t)为单极性不归零码NRZ，NRZ中有直流分量，故2ASK信号中有载频分量。2FSK信号〔相位不连续2FSK〕可看成是AK与AK调制不同载频信号形成的两个2ASK信号相加。时域表达式为式中m(t)为NRZ码。图2-2数字调制原理图图2-2数字调制原理图图2-52ASK、2PSK〔2DPSK〕、2FSK信号功率谱设码元宽度为Ts，fS=1／Ts在数值上等于码速率，2ASK、2PSK〔2DPSK〕、2FSK的功率谱密度如图2-5所示。可见，2ASK、2PSK〔2DPSK〕的功率谱是数字基带信号m(t)功率谱的线性搬移，故常称2ASK、2PSK〔2DPSK〕为线性调制信号。多进制的MASK、MPSK〔MDPSK〕、MFSK信号的功率谱与二进制信号功率谱类似。本实验系统中m(t)是一个周期信号，故m(t)有离散谱，因而2ASK、2PSK〔2DPSK〕、2FSK也具有离散谱。五、实验步骤1、熟悉数字信源单元及数字调制单元的工作原理。2、连线：数字调制单元的CLK－IN、BS－IN、NRZ－IN分别连至信源单元CLK－OUT、BS－OUT、NRZ－OUT。翻开电源开关和模块电源开关。3、示波波CH1接AK，CH2接BK，信源模块的KS1、KS2、KS3置于任意状态〔非全0〕，观察AK、BK波形，总结绝对码至相对码变换规律以及从相对码至绝对码的变换规律。4、示波器CH1接2DPSK-OUT，CH2分别接AK及BK，观察并总结2DPSK信号相位变化与绝对码的关系以及2DPSK信号相位变化与相对码的关系〔此关系即是2PSK信号相位变化与信源代码的关系〕。注意：2DPSK信号的幅度可能不一致，但这并不影响信息的正确传输。5、示波器CH1接NRZ_IN、CH2依次接2FSK-OUT和2ASK-OUT；观察这两个信号与NRZ_IN的关系〔注意“1〞码与“0〞码对应的2FSK信号幅度可能不相等，这对传输信息是没有影响的〕。6、用频谱议观察AK、2ASK、2FSK、2DPSK信号频谱〔条件不具备时不进行此项观察〕。应该注明的是：由于示波器的原因，实验中可能看不到很理想的2FSK、2DPSK波形。六、实验报告要求1、熟悉本实验所使用的2ASK、2FSK、2PSK、2DPSK产生方法的总体框架思路，得出自己的结论。2、2ASK与2FSK说明2ASK与2FSK的原理以及产生的主要方法，并根据实验记录进行验证。3、2PSK与2DPSK〔1〕设绝对码为全1、全0或10011010，求相对码。〔2〕设相对码为全1、全0或10011010，求绝对码。〔3〕设信息代码为10011010，载频分别为码元速率的1倍和1.5倍，画出2DPSK及2PSK信号波形。〔4〕总结绝对码至相对码的变换规律、相对码至绝对码的变换规律并设计一个由绝对码至相对码以及一个由相对码至绝对码的变换电路。〔5〕总结2DPSK信号的相位变化与绝对码的关系以及2DPSK信号的相位变化与相对码的关系〔即2PSK的相位变化与信息代码之间的关系〕。实验三2ASK、2FSK数字解调实验一、实验目的1.掌握2ASK过零检测解调原理。2.掌握2FSK过零检测解调原理。二、实验内容1.用示波器观察2ASK过零检测解调器各点波形。2.用示波器观察2FSK过零检测解调器各点波形。三、实验设备1、20MHZ示波器一台2、实验模块：数字信源模块、数字调制模块、载波同步模块、2DPSK解调模块及2FSK解调模块四、根本原理〔A〕2ASK解调〔1〕包络检波BPFBPF整流LPF抽样判决位同步器x(t)r(t)cp(t)ee0(t)x(t)r(t)cp(t)无码间串扰实际系统中x〔t〕迟后于eo(t)，进行数学抽象时认为系统是物理不可实现的，是否有码间串扰决定于滤波器和信道的频率特性。LPF用来滤除高频，一般对码间串扰无影响。相干解调BPFBPFLPF抽样判决位同步器x(t)r(t)cp(t)载波同步cosωctr〔t〕与〔1〕中不同，有正、负值，其它同〔1〕〔3〕过零检测gg限幅微分整流单稳低通抽样判决位同步器abcdefcp(t)具体波形可以参考2FSK过零检测波形。判决准则：在本实验中，2ASK解调采用过零检测的方法。〔B〕2FSK解调包络检波BPFBPF1BPF2整流LPF整流LPF位同步抽样判决fc1fc2a(t)b(t)条件：。判决准则：〔2〕相干解调BPFBPF1BPF2LPFLPF位同步抽样判决a(t)b(t)载波同步cosωc1t载波同步cosωc2t判决准则同〔1〕〔3〕过零检测gg限幅微分整流单稳低通抽样判决位同步器abcdefcp(t)波形图如上所示。判决准则：〔C〕电路原理本实验采用过零检测法解调2FSK信号。图3-1、图3-2分别为解调器的方框图和电路原理图。图3-12FSK过零检测解调方框图2FSK解调模块上有以下测试点及输入输出点：2FSK-IN 2FSK信号输入点/测试点BS-IN 位同步信号输入点FD 2FSK过零检测输出信号测试点LPF 低通滤波器输出点/测试点NRZ〔B〕 位同步提取输出测试点NRZ－OUT 解调输出信号的输出点/测试点2FSK解调器方框图中各单元与电路图中元器件对应关系如下：整形1 UF1:A：反相器74HC04单稳1、单稳2 UF2：单稳态触发器74LS123相加器 UF3：或门74LS32低通滤波器 UF4：运算放大器LM318；假设干电阻、电容整形2 UF1:B：反相器74HC04抽样器 UF5:A：双D触发器74HC74在实际应用的通信系统中，解调器的输入端都有一个带通滤波器用来滤除带外的信道白噪声并确保系统的频率特性符合无码间串扰条件。本实验系统中为简化实验设备，发端即数字调制的输出端没有带通滤波器、信道是理想的，故解调器输入端就没加带通滤波器。2FSK解调器工作原理及有关问题说明如下：图3-3为2FSK过零检测解调器各点波形示意图，图中设“1〞码载频等于码速率的两倍，“0〞码载频等于码速率。图3-32FSK过零检测解调器各点波形示意图整形1和整形2的功能与比拟器类似，在其输入端将输入信号叠加在2.5V上。74HC04的状态转换电平约为2.5V，可把输入信号进行硬限幅处理。整形1将正弦2FSK信号变为TTL电平的2FSK信号。整形2和抽样电路共同构成一个判决电平为2.5V的抽样判决器。单稳1、单稳2分别被设置为上升沿触发和下降沿触发，它们与相加器一图3-22FSK数字解调电路图图3-22FSK数字解调电路图起共同对TTL电平的2FSK信号进行微分、整流处理。LPF不是TTL电平信号且不是标准的非归零码，必须进行抽样判决处理。UF1对抽样判决输出信号进行整形。必须说明一点，2FSK解调的信号码不能为全0或全1，否则抽样判决器不能正常工作。五、实验步骤本实验使用数字信源模块、数字调制模块、载波同步模块、2DPSK解调模块及2FSK解调模块，它们之间的信号连结方式如图3-4所示。实际通信系统中，解调器的位同步信号来自位同步提取单元，本实验中这个信号直接来自数字信源。图3-4数字解调实验连接图1、按图5-4将五个模块的信号输出、输入点连在一起。翻开交流电源开关和各使用模块的电源开关。2、检查数字信源模块、数字调制模块及载波同步模块是否已在工作正常。3、2FSK解调实验示波器探头CH1接数字调制单元中的AK，CH2分别2FSK解调单元中的FD、LPF、NRZ〔B〕及NRZ-OUT，观察2FSK过零检测解调器的解调过程〔注意：低通及整形2都有倒相作用〕。LPF的波形应接近图3-3所示的理论波形。4、2ASK解调实验实验方式与2FSK一样六、实验报告要求1、说明2ASK以及2FSK的解调原理，并详细阐述过零检测法的原理，再结合原理说明本实验所采用的过零检测法的特点。1、设信息代码为1001101，2FSK的两个载频分别为码速率的四倍和两倍，根据实验观察得到的规律，画出2FSK过零检测解调器输入的2FSK波形及FD、LPF、AK波形〔设低通滤波器及整形2都无倒相作用〕。2、画出实验中的信源信号，2ASK以及2FSK调制信号以及最终的解调信号，并进行说明。实验四同步载波提取实验一、实验目的复习模拟锁相环的工作原理，以及环路的锁定状态、失锁状态、同步带、捕捉带等根本概念。掌握用平方环法从2DPSK信号中提取相干载波的原理及模拟锁相环的设计方法。了解相干载波相位模糊现象产生的原因。二、实验内容用平方环法从2DPSK信号中提取载波同步信号，观察相位模糊现象。三、实验设备1、20MHZ示波器一台2、实验模块：数字信号源模块，数字调制模块，载波恢复模块四、根本原理〔A〕原理说明对模拟已调信号和数字已调信号进行相干解调时，需要从接收信号中提取相干载波。载波同步方法当己调信号频谱中有载频离散谱成分时可用窄带带通滤波器或锁相环来提取相干载波，假设载频附近的连续谱比拟强则提取的相干载波中有较大的相位抖动。下面介绍当已调信号中不含有载波离散谱时，如何提取相干载波。发方框图m(t)发方框图m(t)sinctC-cosct(正交导频)u0(t)=m(t)sinct-cosct90o相移相加带通ud(t)m(t)V(t)sinct收方框图90o相移低通带通fc窄带带通可在抑制载波双边带信号中插入导频，也可以在单边带信号中插入导频。当基带信号是模拟话音信号时，由于话音最低频率为300Hz、故DSB信号频谱图中，在载频fc附近无连续谱，有利于插入导频。当基带信号是数字信号时，必须进行相关编码变换〔如第Ⅳ类、第Ⅴ类局部响应〕再进行DSB调制〔如PSK〕。插入导频法的发端方框图、收端方框图及插入导频后DSB信号频谱如以下图所示fC导频频谱fV(t)=u0fC导频频谱f·插入正交导频的目的：收端相乘器的输出V(t)中无直流。也可以插入同相导频，低通滤波器中参加隔直电容即可。·插入导频信号的功率应比拟小，否则就成为AM信号了。·VSB信号一般在电视中采用，常用包络检波法解调。直接法介绍如何从2PSK信号中直接提取相干载波。平方变换法2PSK信号2PSK信号e(t)cos2ctcosct-cosct2fc窄带带通平方二分频二分频产生相模糊现象⑵ 平方环法2PSK2PSK信号ui(t)PDLFVCOu0(t)cosct-cosct平方鉴相器环路滤波器压控振荡器二分频移相一般采用模拟环，uo(t)超前于ui(t)中的2fc成分90°，二分频、移相后得到cosct或-cosct。⑶ 同相正交环〔Costas环〕uuiu1u2u3u4u6u5u7低通900移相VCOLPF低通低通低通此即为环路的鉴相特性上式中，Um、Ud为乘法器引起的信号幅度变化，当VCO的固有振荡频率与2PSK的载频非常接近且环路增益很高时，环路锁定后，。可见用同相正交环提取的载波也存在相位模糊现象。环路锁定后，，考虑到噪声等因素，应对u5(t)进行抽样判决以再生数字基带信号。从4PSK信号中提取相干载波的方法与2PSK相似，可用四次方变换，四次方环及四相Costas环。用Costas环提取相干载波时，环路的工作频率等于信号载频，用其它方法时电路工作频率等于信号载频的二倍或四倍。二、载波同步系统的性能1．同步误差理想相干载波与接收机输入信号载波同频同相。实际相干载波为为稳态相差，由固有频差〔锁相环VCO的固有频率或振荡回路中心频率与载频之差〕产生的。θn(t)为随机相差、由噪声产生。减小带通滤波器带宽〔增大Q值〕，可减小随机相差、但增加稳态相差。减小环路自然谐振频率可减小随机相差，增大环路增益可减小稳态相差。2．同步建立时间ts和同步保持时间tctc：载波同步器的输入信号丧失后，相干载波与输入信号载波之间的相位误差小于某一范围所需要的时间。减小带通滤波器的Q值，可减小ts但tc也减小。增大锁相环的自然谐振频率，可减小ts但tc也减小。三、载波相位误差对解调性能的影响模拟通信m(t)cosm(t)cosct+n(t)cos(ct+θ)uo(t)BPFLPF输出信号功率输出噪声功率可见载波相位误差使解调输出信号功率减小但不改变噪声功率即输出信噪比下降。同理可证明，在AM解调中，载波相位误差也使输出信噪比下降。SSB设，上边带信号为，则相干解调输出信号为，第一项与m(t)成正比，但相位误差使信号功率下降。第二项与原信号正交，使基带信号产生畸变且越大畸变越大。与DSB系统一样，相位误差并不改变SSB解调器的输出噪声功率，因此载波相位误差使SSB解调器的输出信噪比下降且信号畸变。在VSB相干解调中也有上述现象发生。数字通信显然，抽样判决器输入信噪比变化规律同模拟通信，故误码率增大。2PSK系统误码率为相干解调最正确相干接收机2、电路设计原理常用平方环或同相正交环〔科斯塔斯环〕从2DPSK信号中提取相干载波。本实验用平方环，其原理方框图及电较路原理图如图4-1、图4-2所示。图4-1载波同步方框图本模块上有以下测试点及输入输出点：2DPSK-IN 2DPSK信号输入点MU 平方器输出测试点，VP-P＞1VVCO VCO输出信号测试点，VP-P＞0.2VUd 鉴相器输出信号测试点CAR-OUT 相干载波信号输出点/测试点图4-1中各单元与图4-2中的主要元器件的对应关系如下：平方器 模拟乘法器MC1496鉴相器 锁相环CD4046环路滤波器 锁相环CD4046压控振荡器 锁相环CD4046÷2 D触发器74HC74移相器 单稳态触发器74LS123滤波器 电感L2；电容C50下面介绍模拟锁相环原理及平方环载波同步原理。锁相环由鉴相器〔PD〕、环路滤波器〔LF〕及压控振荡器〔VCO〕组成，如图4-3所示。图4-3锁相环方框图模拟锁相环中，PD是一个模拟乘法器，LF是一个有源或无源低通滤波器。锁相环路是一个相位负反应系统，PD检测ui(t)与uo(t)之间的相位误差并进行运算形成误差电压ud(t)，LF用来滤除乘法器输出的高频分量〔包括和频及其他的高频噪声〕形成控制电压uc(t)，在uc(t)的作用下、uo(t)的相位向ui(t)的相位靠近。设ui(t)=Uisin[ωit+θi(t)]，uo(t)=Uocos[ωit+θo(t)]，则ud(t)=Udsinθe(t)，θe(t)=θi(t)-θo(t)，故模拟锁相环的PD是一个正弦PD。设uc(t)=ud(t)F(P)，F(P)为LF的传输算子，VCO的压控灵敏度为Ko，则环路的数学模型如图4-4所示。图4-4模拟环数学模型当时，，令Kd=Ud为PD的线性化鉴相灵敏度、单位为V/rad，则环路线性化数学模型如图4-5所示。图4-5环路线性化数学模型由上述数学模型进行数学分析，可得到以下重要结论：当uI(t)是固定频率正弦信号(θI(t)为常数)时，在环路的作用下，VCO输出信号频率可以由固有振荡频率ωo〔即环路无输入信号、环路对VCO无控制作用时VCO的振荡频率〕，变化到输入信号频率ωI，此时θo(t)也是一个常数，ud(t)、uc(t)都为直流。我们称此为环路的锁定状态。定义Δωo=ωI-ωo为环路图3-2载波同步电原理图图3-2载波同步电原理图固有频差，Δωp表示环路的捕捉带，ΔωH表示环路的同步带，模拟锁相环中Δωp<ΔωH。当|Δωo|<ΔωP时，环路可以进入锁定状态。当|Δωo|<ΔωH时环路可以保持锁定状态。当|Δωo|>ΔωP时，环路不能进入锁定状态，环路锁定后假设Δωo发生变化使|Δωo|>ΔωH，环路不能保持锁定状态。这两种情况下，环路都将处于失锁状态。失锁状态下ud(t)是一个上下不对称的差拍电压，当ωI>ωo，ud(t)是上宽下窄的差拍电压；反之ud(t)是一个下宽上窄的差拍电压。环路对θI(t)呈低通特性，即环路可以将θI(t)中的低频成分传递到输出端，θI(t)中的高频成分被环路滤除。或者说，θo(t)中只含有θI(t)的低频成分，θI(t)中的高频成分变成了相位误差θe(t)。所以当uI(t)是调角信号时，环路对uI(t)等效为一个带通滤波器，离ωI较远的频率成分将被环路滤掉。环路自然谐振频率ωn及阻尼系数ζ(具体公式在下文中给出)是两个重要参数。ωn越小，环路的低通特性截止频率越小、等效带通滤波器的带宽越窄；ζ越大，环路稳定性越好。当环路输入端有噪声时，θI(t)将发生抖动，ωn越小，环路滤除噪声的能力越强。实验一中的电荷泵锁相环4046的性能与模拟环相似，所以它可以将一个周期不恒定的信号变为一个等周期信号。有关锁相环理论的详细论述，请读者参阅相关的参考文献。对2DPSK信号进行平方处理后得，此信号中只含有直流和2ωc频率成分，理论上对此信号再进行隔直流和二分频处理就可得到相干载波。锁相环似乎是多余的，当然并非如此。实际工程中考虑到下述问题必须用锁相环：平方电路不理想，其输出信号幅度随数字基带信号变化，不是一个标准的二倍频正弦信号。即平方电路输出信号频谱中还有其它频率成分，必须滤除。接收机收到的2DPSK信号中含有噪声〔本实验系统为理想信道，无噪声〕，因而平方电路输出信号中也含有噪声，必须用一个窄带滤波器滤除噪声。锁相环对输入电压信号和噪声相当于一个带通滤波器，我们可以选择适当的环路参数使带通滤波器带宽足够小。图4－6CD4046结构框图当固有频差为0时，模拟环输出信号的相位超前输入相位90，必须对除2电路输出信号进行移相才能得到相干载波。移相电路由两个单稳态触发器U56:A和U56:B构成。U56:A被设置为上升沿触发，U56:B为下降沿触发，故改变U56:A输出信号的宽度即可改变U56:B输出信号的相位，从而改变相干载波的相位。此移相电路的移相范围小于90。可对相干载波的相位模糊作如下解释。在数学上对cos2ωct进行除2运算的结果是cosωct或-cosωct。实际电路也决定了相干载波可能有两个相反的相位，因二分频器的初始状态可以为“0〞也可以是“1〞。在本套实验装置中，鉴相器、环路滤波器、压控振荡器采用数字集成琐相环芯片CD4046，现对此芯片介绍如下：CD4046是一数字集成锁相环，它包括鉴相器和压控振荡器。它的组成框图如图4-6所示。该片内有两个鉴相器供选择，一个是异或门鉴相器，一个是鉴频-鉴相器。五、实验步骤本实验使用数字信源、数字调制及载波同步三个模块。熟悉上述三个模块的工作原理。将信源模块的BS-OUT、NRZ-OUT、CLK-OUT分别连接到数字调制模块的BS_IN、NRZ_IN和CLK_IN，再将调制模块的2DPSKOUT连接到载波恢复模块的2DPSK_IN。翻开交流电源开关和三个模块的电源开关，用示波器观察2DPSK是否正常。观察电路中各关键点的波形，即观察锁相环的工作波形〔MU、UD、VCO〕。观察相干载波相位模糊现象使环路锁定，用示波器同时观察数字调制单元的CAR和载波同步单元的CAR-OUT。反复断开、接通数字信号源模块开关可以发现这两个信号有时同相、有时反相。六、实验报告要求概述载波同步的方法与应用。总结用平方环提取相干载波的原理，并结合本实验中的实现方式进行说明。记录本实验中的各个关键点波形，并结合原理进行说明。总结相位模糊现象产生的原因与解决方法。实验五2DPSK数字解调实验一、实验目的掌握2DPSK相干解调原理。二、实验内容1.用示波器观察2DPSK相干解调器各点波形。三、实验设备1、20MHZ示波器一台2、实验模块：数字信号源模块，数字调制模块2DPSK数字解调模块2ASK、2FSK数字解调模块载波恢复模块四、根本原理〔A〕2PSK解调：只能用相干解调法BPFBPFLPF抽样判决抽样判决abcp(t)载波同步cosωctc-cosωct设收发滤波器及信道对2PSK信号波形无影响，各点波形如下a(t)-cosa(t)-cosωctb(t)r(t)cp(t)c(t)10a(t)cosωctr(t)cp(t)c(t)b(t)10设用平方环提取相干载波cos2cos2ωct平方锁相环÷2带通m(t)cosωct2fccosωct-cosωct÷÷2cos2ωctcosωct-cosωct÷2电路有“1〞和“0〞两个不同的初始状态，故其输出信号有0、π两个不同相位的信号。用其它方法〔如castos环等〕提取相干载波时也会出现上述现象，此为相干载波相位模糊现象。由于有两种相干载波，使解调输出现两种可能，即m(t)或。在2DPSK中,数字信息是用前后码元已调信号的相位变化来表示的,因此用有相位模糊的载波进行相干解调时并不影响相对关系.虽然解调得到的相对码完全是0,1倒置,但经过差分译码得到得绝对码不会发生任何倒置的现象,从而克服了相位模糊的问题。故工程上不用2PSK，而用2DPSK。〔B〕2DPSK解调〔1〕相干解调cp(t)cp(t)abcedfakbk-1BPF载波同步LPF位同步抽样判决TS2PSK解调码反变换bk设收发滤波器及信道对2DPSK信号波形无影响，则各点波形如下a-af(t)e(t)cp(t)d(t)c(t)b(t)a(t)信息代码〔发ak〕00a-af(t)e(t)cp(t)d(t)c(t)b(t)a(t)信息代码〔发ak〕001110bbk110010aak001011此处设fc=RB，实际工作中并不要求载波与码速率满足某一关系。码反变换输出的第一位可任意选取。〔2〕差分相干解调〔相位比拟法〕BPFBPFTsLPF抽样判决位同步acdebcp(t)当码元宽度Ts与载波周期TC满足一定关系时才能用此方法解调2DPSK。0011000001100011a(t)b(t)c(t)d(t)cp(t)e(t)假设则判决规则为：〔C〕电路原理可用相干解调或差分相干解调法〔相位比拟法〕解调2DPSK信号。在相位比拟法中，要求载波频率为码速率的整数倍，当此关系不能满足时只能用相干解调法。本实验系统中，2DPSK载波频率等码速率的13倍，两种解调方法都可用。实际工程中相干解调法用得最多。图5-12DPSK相干解调方框图本实验采用相干解调法解调2DPSK信号。图5-1、图5-2分别为解调器的方框图和电原理图。2DPSK解调模块上有以下测试点及输入输出点：2DPSK-IN 2DPSK信号输入点/测试点BS-IN 位同步信号输入点CAR-IN 相干载波输入点MU 相乘器输出信号测试点LPF 低通、运放输出信号测试点NRZ〔B〕 整形输出信号的输出点/测试点BK 解调输出相对码测试点NRZ-OUT 解调输出绝对码的输出点/测试点2DPSK解调器方框图中各单元与电路图中元器件的对应关系如下：相乘器 UP1：模拟乘法器MC1496低通滤波器 RP11，CP1整形 UP5A、B：74HC04抽样器 UP3:A：双D触发器7474码反变换器 UP3:B：双D触发器7474；UP4:A：异或门7486图5-22DPSK数字解调电路图图5-22DPSK数字解调电路图在实际应用的通信系统中，解调器的输入端都有一个带通滤波器用来滤除带外的信道白噪声并确保系统的频率特性符合无码间串扰条件。本实验系统中为简化实验设备，发端即数字调制的输出端没有带通滤波器、信道是理想的，故解调器输入端就没加带通滤波器。下面对2DPSK相干解调电路中的一些具体问题加以说明。比拟器的输出怕NRZ〔B〕为TTL电平信号，它不能作为相对码直接送给码反变器，因为它并不是一个标准的单极性非归零码，其单个“1〞码对应的正脉冲的宽度可能小于码元宽度、也可能大于码元宽度。另外，当LPF中有噪声时，CM-OUT中还会出现噪声脉冲。异或门74LS86输出的绝对码波形的高电平上叠加有小的干扰信号，经U34整形后即可去掉。DPSK相干解调器模块各点波形示意图如图5-3所示。图中设相干载波为相。图5-32DPSK相干解调波形示意图2FSK解调器工作原理及有关问题说明如下：必须说明一点，2DPSK解调的信号码不能为全0或全1，否则抽样判决器不能正常工作。五、实验步骤本实验使用数字信源模块、数字调制模块、载波同步模块、2DPSK解调模块，它们之间的信号连结方式如图5-4示。实际通信系统中，解调器的位同步信号来自位同步提取单元。本实验中这个信号直接来自数字信源。图5-4数字解调实验连接图1、按图5-4将四个模块的信号输出、输入点连在一起。翻开交流电源开关和各使用模块的电源开关。2、信源模块、数字调制模块及载波同步模块是否已在工作正常，使载波同步模块提取的相干载波CAR-OUT与2DPSK信号的载波CAR同相〔或反相〕。2DPSK解调实验〔1〕用数字信源的FS信号作为示波器外同步信号，将示波器的CH1接数字调制单元的BK，CH2接2DPSK解调单元的MU。MU与BK〔2DPSK解调单元〕同相或反相，其波形应接近图5-3所示的理论波形。〔2〕示波器的CH2接LPF，可看到LPF与MU反相。当一帧内BK中“1〞码“0〞码个数相同时，LPF的正、负极性信号与0电平对称，否则不对称。〔3〕断开、接通电源假设干次，使数字调制单元CAR信号与载波同步单元CAR-OUT信号同相，观察数字调制单元的BK与2DPSK解调单元的MU、LPF、BK之间的关系，再观察数字调制单元中AK信号与2DPSK解调单元的MU、LPF、BK、NRZ-OUT信号之间的关系。(4)再断开、接通电源假设干次，使CAR信号与CAR-OUT信号反相，重新进行步骤〔3〕的观察。在进行上述各步骤时应注意运放是一个反相放大器。六、实验报告1.设绝对码为1001101，相干载波频率等于码速率的1.5倍，根据实验观察得到的规律，画出CAR-OUT与CAR同相、反相时2DPSK相干解调MU、LPF、BS、BK、AK波形，总结2DPSK克服相位模糊现象的机理。2、说明2DPSK的原理框图与波形特点，并具体结合本实验的原理框图画出波形，最后再说明相位模糊的特点以及2DPSK抗相位模糊的原因。3、记录本实验中的CAR-OUT与CAR同相、反相时2DPSK相干解调MU、LPF、BS、BK、AK波形，与理论相比照。实验六全数字锁相环〔微分整流型数字锁相环方式〕与位同步时钟恢复实验一、实验目的1.掌握数字锁相环的工作原理以及微分整流型数字锁相环的快速捕获原理。2.掌握用数字环提取位同步信号的原理及对信息代码的要求。3.掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。二、实验内容1.观察数字环的失锁状态、锁定状态。2.观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。3.观察数字环位同步器的同步保持时间与固有频差之间的关系。三、实验设备1、20MHZ示波器一台2、实验模块：数字信号源模块，数字调制模块，载波恢复模块2ASK、2FSK数字解调模块，数字锁相环及位同步恢复模块四、根本原理〔A〕位同步方法滤波法r(t)r(t)ui(t)u0(t)cp(t)波形变换窄带带通滤波器脉冲形成移相r(t)来自相干解调器或非相干解调器的低通滤波器，在最正确接收机中则视具体情况确定r(t)的来源。波形变换输出信号中必须含有频率等于码速率的高散谱。假设信道中传输的是BNRZ码或2DPSK信号，则波形变换单元可由比拟、微分、整流等三局部构成，波形示意图如下比拟器输出比拟器输出r(t)微分输出ui(t)tttttttt假设无码间串扰且无噪声，则ui(t)脉冲的上升沿都应与各码元的开始时间对齐，它的频谱中包含有位同步信号重复频率的离散谱成分，滤波、脉冲形成及移相后可得到理想的位同步信号。码间串扰和噪声使位同步器输出的位同步信号在一定范围内抖动。信息码中的连“1〞或连“0〞码也会造成位同步信号相位抖的。连“1〞或连“0〞个数越多，滤波输出信号uo(t)的周期和幅度变化越大，位同步输出信号的相位抖动也越大。因此在基带传输系统中常采用HDB3码，在数字调制传输中常将信号源输出的数字基带信号位进行扰码处理以减少连“1〞和连“0〞的个数。锁相环法模拟锁相环模拟锁相环要求输入一个正弦信号或周期和幅度不恒定的准正弦信号。环路对此输入信号可等效为一个带通滤波器，其品质因数，式中fS为环路工作频率即位同信号重复频率，BL为环路带宽。BL正比环路自然谐频率n。可以通过合理的环路设计，使环路的等效带通滤波器带宽小至几赫兹，从而使位同步信号相位抖动足够小。模数混合锁相环〔常用电荷泵锁相环〕环路中的PD是数字电路，LF是模拟也路，VCO的振荡频率可在控制电压的作用下连续变化，其电路可以是模拟式的也可以是数字式的。PD要求输入周期的或准周期的TTL信号。数字环数字环由数字电路构成，也可由软件构成或某些部件由软件完成。介绍实验中使用的数字环工作原理uuiudNdNduo(位同步信号)f0=N0fSDPDPD量化器DLFDCO称数字环中的鉴相为数字鉴相器〔DPD〕、环路滤波器为数字环路滤波器〔DCF〕、压控振荡器为数控振荡器〔DCO〕。ui为单极性码，码速率为fS，环路锁定时uo脉冲位于码元中间、ud脉冲宽度等于码元宽度的一半，Nd等于No/2。不考虑DLF即Nc=Nd时环路的工作原理可用以下图来说明：开环状态开环状态Nd≠No/210-11uiuoudNduoudNdNd+No/2No/2闭环DCO是一个分频，其分频比受Nc控制〔由软件完成〕，当时，将DCO分频比由No变为，则下一个uo脉冲就处于码元中间，满足锁定要求，DCO的分频比改变一次后立即恢复为No，于是对DCO相位调整一次就可使环路进入锁定状态。DLF可减小噪声对位同步相位抖动的影响。环路的时钟频率fo的标移值等于NofS，但实际值有一定误差，故DCO输出频率与码速率也有一定误差，这种误差导致位同步信号的相位抖动。另外，连“1〞或连“0〞个数越多，位同步相位抖动也越大。这种抖动是由环路的工作特点决定的。在两次鉴相之间，DCO不受控制，因此上述频差必然造成DCO输出信号相位偏离码元中间。连“1〞或连“0〞个数越多，两次鉴相之间的时间间隔也越大，因此位同步信号相位偏移也越大。模拟锁相环的工作频率最高，抗噪声性能最好。数字锁相环的工作频率较低，因为它的时钟信号频率fo=NofS，为使同步信号的相位误差足够小，No必须足够大，但高稳定度晶体的工作频率fo的上限一般为几十MHz，所以位同步信号频率fS不可能很高。电荷泵锁相环位同步开工作频率低于模拟环，高于数字环，抗噪性能低于模拟环。二、位同步系统性能用窄带带通滤波、模拟锁器相环以及电荷泵锁相环构造的位同步器的同步误差、同步建立时间以及同步保持时间与滤波器Q值、环路自然谐振频率之间的关系同载波同步系统。下面介绍数字锁相环位同步系统的性能指标同步建立时间tS最大起始相差为或-，假设DCO相位调整量每次为2π/No则最多需调整次。设“0〞，“1〞等概、鉴相器工作m次后DLF对DCO调整一次相位，则假设对DCO调整一次就可使环路锁定(如上述数字环)，则ts=2mTS(不含软件执行时间)。同步保持时间tc设发射机、接收机的时钟稳定度为，则DCO输出信号频率与环路输入信号码速之间的最大误差为2fs。假设允许位同步信号的最大相位误差为2，则4fSπtc=2,由此得tc应大于DCO两次调整之间的时间间隔。tc越大，允许连“1〞码或连“0〞码越长。同步误差稳态误差此为量化误差随机误差由输入噪声产生，其大小与DLF有关。三．同步误差对误码率的影响同步误差使误码率增大，因同步信号偏离了被采样信号的最大值对应的时间。2PSK最正确接收机式中Te为用时间表示的同步误差〔B〕电路原理位同步电路的原理框图、波形图和电路图分别如图6-2、图6-3和图6-4所示。一、位同步模块有以下测试点及输入输出点：DATA-IN 基带信号输入、测试点BS-OUT 位同步信号输出、测试点二、图6-2中各单元与图6-3中元器件的对应关系如下：晶振 X1：晶体；微分器 LF347放大器 LF347整流器 LF347单稳电路 74123分频器 CPLD门电路 CPLD三、工作原理 在本系统中采用的是微分整流型数字锁相环，它主要由波形转换电路及数字锁相器组成。波形转换电路波形转换电路主要由一微分、整流电路组成，码元信号经微分、整流后就可以提出位同步信号分量，其波形如图6-1所示，原理框图如图6-2所示，电路原理图如图7－3所示。图6-1基带信号微分、整流波形数字锁相T5T7数字锁相的原理方框图如图6-2所示，它由稳定度振荡器、分频器、相位比拟器和控制器组成。其中，控制器包括图中的扣除门、附加门和“或门〞。高稳定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频器，输出位同步脉冲序列。假设接收码元的速率为F〔波特〕，则要求位同步脉冲的重复速率也为F〔赫〕。这里晶振的振荡频率设计在nF〔赫〕，由晶振输出经整形得到重复频率为nF〔赫〕的窄脉冲〔图6-3中的b(b’)〕。如果接收端晶振输出经n次分频后，不能准确地和收到的码元信号同频同相，这时就要根据相位比器输出的误差信号，通过控制器对分频器进行调整。从经微分、整流后的码元信息中就可以获得接收码元所有过零点的信息，其工作波形如图6-1所示。得到接收码元的相位后，再将它加于相位比拟器去比拟。首先，先不管图中的单稳3，设接收信号为不归零脉冲〔波形a〕，我们将每个码元的宽度分两个区，前半码元称为“滞后区〞，即假设位同步脉冲波形b落入此区，表示位同步脉冲的相位滞后于接收码元的相位；同样，后半码元称为“超前区〞。接收码元经微分整流，并经单稳4电路后，输出如波形e所示的脉冲。T5T7单稳1单稳2单稳1单稳2附加门扣除门整形晶振或门BN次分频单稳3A微分整流单稳4脉冲形成非门图6-2位同步器方框图位同步脉冲接收码元T1T2T3T4T6图6-3波形图现在讨论图中的单稳3的作用。由波形图看到，位同步脉冲由分频器d端输出波形〔波形d〕的正沿而形成的，所以相位调整的最后结果应该由波形d的正沿对齐窄脉冲e〔即d的正沿位于窄脉冲之内〕。假设d端产输出波形最后调整到如波形图d'所示的位置，则A、B两个与门都有输出；先是通过与门B输出一个滞后脉冲，后是通过与门A输出一超前脉冲。这样调整的结果使位同步信号的相位稳定在这一位置，这是我们所需要的。然而，如果d端的输出波形调整到波形图d’’的位置，这时，A、B两个与门出都有输出，只是这时是先通过A门输出一超前脉冲，而后通过B门输出一滞后脉冲。如果不采取措施，位同步信号的相位也可以稳定在这一位置，则输出的位同步脉冲〔波形b〕就会与接收码元的相位相差180°。克服这种不正确锁定的方法，是利用在这种情况下A门先有输出的这一特点。当A门先有输出时，这个输出一方面产和超前脉冲对锁相环进行调整；另一方面，这个输出经单稳3产生一脉冲将与门B封闭，不会再产生滞后脉冲。这样通过A六不断输出超前脉冲，就可以调整分频器的输出的相位，直到波形d的正沿对齐窄脉冲〔波形e〕为止。数字锁相抗干扰性能的改善由图6-3可见，假设干扰很小，它使波形e中窄脉冲左右摆动的幅度不大，那么，波形d的正沿位置可能仍在波形e的窄脉冲宽度之内。这时，由于送出的超前、滞后脉冲相互抵消，因而位同步脉冲的相位仍稳定不变。假设干扰较大，使波形图b的位同步脉冲忽落入超前区，忽落入区滞后，锁相环就要进行调整了，这就会引起不希望的相位抖动。此时，我们可以仿照模拟锁相环鉴相器后加有环路滤波器的方法，在数字锁相环的鉴相器后也可加一个数字式滤波器。图6-5显示了这种方案的原理框图。在图中包含了一个计超前脉冲数和一个计滞后脉冲数的N计数器，超前脉冲或滞后脉冲还通过或门加于一M计数器。选择〔N<M<2N〕，无论哪个计数器计满，都会使所有的计数器重新置‘0’。当鉴相器送出超前脉冲或滞后脉冲时，滤波器并不马上就将它送去进行相位调整，而是要分别对输入的超前或滞后脉冲进行计数。如果位同步信号的相位确实是超前或滞后了，则连续输入的超前或滞后脉冲就会使超前滞后脉冲的N计数器先计满。这时，滤波器就输出一超前或滞后脉冲，使触发器C1或C2输出高电平翻开与门1或与门2，输入的超前或滞后脉冲就通过这两个与门加到相位调整电路，假设连续输入超前或滞后脉冲，那么，由于这时触发器的输出已使与门翻开，这些脉冲就可以连续送到相位调整电路，同时将三个计数器都置‘0’；如果是同于干扰的作用，使鉴相器输出零星的超前或滞后脉冲，而且这两种脉冲是随机出现，那么，当两个N计数器中的任何一个都没有计满时，M计数器就可能已经计满了，并将三个计数器又置‘0’，因此滤波器没有输出，就样就消除了随机干扰对同步信号相位的调整。图6-5数字滤波器方案五、实验步骤本实验可以使用数字信源信号进行位同步提取，也可以对2DPSK解调中的信号进行位同步提取。1、熟悉数字信源模块和位同步恢复模块。将数字信源的输出信号NRZ-OUT连接到位同步恢复模块DATA-IN端，翻开电源开关和模块电源开关。调整信源模块的KS1、KS2、KS3，使NRZ-OUT的连“0〞和连“1〞个数较少。2、观察位同步器的快速捕捉现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。使BS-OUT信号的相位抖动最小，断开位同步单元的输入信号，观察NRZ-OUT与BS-OUT信号的相位关系变化快慢情况，接通位同步单元的输入信号，观察快速捕捉现象〔位同步信号BS-OUT的相位一步调整到位〕。再微调位同步单元上的可变电路〔即增大固有频差〕当BS-OUT相位抖动增大时断开位同步单元的输入信号，观察NRZ-OUT信号与BS-OUT信号的相位变化快慢情况并与固有频差最小时进行定性比拟。3、按照上图连线，用2DPSK解调模块的信号NRZ(B)代替NRZ_OUT，重复上述实验步骤。六、实验报告要求数字环位同步器输入NRZ码连“1〞或连“0〞个数增加时，提取的位同步信号相位抖动增大，试解释此现象。设数字环固有频差为Δf，允许同步信号相位抖动范围为码元宽度TS的η倍，求同步保持时间tC及允许输入的NRZ码的连“1〞或“0〞个数最大值。数字环同步器的同步抖动范围随固有频差增大而增大，试解释此现象。假设将AMI码或HDB3码整流后作为数字环位同步器的输入信号，能否提取出位同步信号？为什么？对这两种码的连“1〞个数有无限制？对AMI码的信息代码中连“0〞个数有无限制？对HDB3码的信息代码中连“0〞个数有无限制？为什么？设计出一种新的锁相环，并且使用CPLD来实现。实验七模数混合锁相环(VCO锁相环方式)与位同步时钟恢复实验一、实验目的1.掌握模拟锁相环工作原理。2.掌握用锁相环提取位同步信号的原理及对信息代码的要求。3.掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。4．掌握锁相环的工作原理，以及环路的锁定状态、失锁状态、同步带、捕捉带等根本概念。二、实验内容1.观察锁相环的失锁状态、锁定状态。2.观察锁相环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。3.观察锁相环位同步器的同步保持时间与固有频差之间的关系。4.观察模拟锁相环的锁定状态、失锁状态及捕捉过程。5.观察环路的捕捉带和同步带。三、实验设备1、20MHZ示波器一台2、实验模块：数字信号源模块，数字调制模块，载波恢复模块2ASK、2FSK数字解调模块，数字锁相环及位同步恢复模块四、根本原理电路原理位同步电路的波形图、原理框图和电路图分别如图7-1、图7-2和图7-3所示。一、位同步模块有以下测试点及输入输出点：DATA-IN 基带信号输入、测试点BS-OUT 位同步信号输出、测试点二、图7-2中各单元与图7-3中元器件的对应关系如下：VCOMC4024鉴相器 MC4044微分器 74HC86、74LS221分频器 CPLD门电路 CPLD三、工作原理 在本系统中采用的是模数混合型锁相环，它主要由微分电路、鉴相器、VCO、环路滤波器及分频器组成。图7-1基带信号微分、整流波形图7-2结构框图在锁相环中，鉴相器〔PD〕是一个异或门或专用芯片；环路滤波器〔LPF〕是一个有源或无源低通滤波器。锁相环路是一个相位负反应系统，PD检测ui(t)与uo(t)之间的相位误差并进行运算形成误差电压ud(t)，LPF用来滤除乘法器输出的高频分量〔包括和频及其他的高频噪声〕形成控制电压uc(t)，在uc(t)的作用下、uo(t)的相位向ui(t)的相位靠近。设ui(t)=Uisin[ωit+θi(t)]，uo(t)=Uocos[ωit+θo(t)]，则ud(t)=Udsinθe(t)，θe(t)=θi(t)-θo(t)，故模拟锁相环的PD是一个正弦PD。设uc(t)=ud(t)F(P)，F(P)为LPF的传输算子，VCO的压控灵敏度为Ko，则环路的数学模型如图7-4所示。图7-4锁相环数学模型当时，，令Kd=Ud为PD的线性化鉴相灵敏度、单位为V/rad，则环路线性化数学模型如图7-5所示。图7-5环路线性化数学模型由上述数学模型进行数学分析，可得到以下重要结论：当uI(t)是固定频率正弦信号(θI(t)为常数)时，在环路的作用下，VCO图7-3位同步电路原理图输出信号频率可以由固有振荡频率ωo〔即环路无输入信号、环路对VCO无控制作用时VCO的振荡频率〕，变化到输入信号频率ωI，此时θo(t)也是一个常数，ud(t)、uc(t)都为直流。我们称此为环路的锁定状态。定义Δωo=ωI-ωo为环路固有频差，Δωp表示环路的捕捉带，ΔωH表示环路的同步带，模拟锁相环中Δωp<ΔωH。当|Δωo|<ΔωP时，环路可以进入锁定状态。当|Δωo|<ΔωH时环路可以保持锁定状态。当|Δωo|>ΔωP时，环路不能进入锁定状态，环路锁定后假设Δωo发生变化使|Δωo|>ΔωH，环路不能保持锁定状态。这两种情况下，环路都将处于失锁状态。失锁状态下ud(t)是一个上下不对称的差拍电压，当ωI>ωo，ud(t)是上宽下窄的差拍电压；反之ud(t)是一个下宽上窄的差拍电压。环路对θI(t)呈低通特性，即环路可以将θI(t)中的低频成分传递到输出端，θI(t)中的高频成分被环路滤除。或者说，θo(t)中只含有θI(t)的低频成分，θI(t)中的高频成分变成了相位误差θe(t)。所以当uI(t)是调角信号时，环路对uI(t)等效为一个带通滤波器，离ωI较远的频率成分将被环路滤掉。环路自然谐振频率ωn及阻尼系数ζ(具体公式在下文中给出)是两个重要参数。ωn越小，环路的低通特性截止频率越小、等效带通滤波器的带宽越窄；ζ越大，环路稳定性越好。当环路输入端有噪声时，θI(t)将发生抖动，ωn越小，环路滤除噪声的能力越强。锁相环对输入电压信号和噪声相当于一个带通滤波器，我们可以选择适当的环路参数使带通滤波器带宽足够小。五、实验步骤本实验使用数字信源模块和位同步模块。1、熟悉数字信源模块和位同步恢复模块。将数字信源的输出信号NRZ-OUT连接到位同步恢复模块的DATA-IN端(VCO方式)，翻开电源开关和模块电源开关。调整信源模块的KS1、KS2、KS3，使NRZ-OUT的连“0〞和连“1〞个数较少。2、观察位同步信号抖动范围与位同步器输入信号连“1〞或连“0〞个数的关系。调节可变电阻环路锁定且BS-OUT信号相位抖动范围最小〔即固有频差最小〕，增大NRZ-OUT信号的连“0〞或连“1〞个数，观察BS-OUT信号的相位抖动变化情况。将在NRZ-OUT的连‘0’或‘1’的个数增加到最大，关闭/翻开电源开关，观察BS-OUT的的频率，统计同步的概率。逐步增加‘0’‘1’交替变化的个数，统计同步的概率。最终得出结论：信号连‘1’‘0’多少对时钟恢复的影响，验证线路码选择时，要尽量减少连‘0’‘1’个数的结论。3、观察位同步器的快速捕捉现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。使BS-OUT信号的相位抖动最小，断开位同步单元的输入信号，观察NRZ_OUT与BS-OUT信号的相位关系变化快慢情况，接通位同步单元的输入信号，观察快速捕捉现象〔位同步信号BS-OUT的相位一步调整到位〕。再微调位同步单元上的可变电路〔即增大固有频差〕当BS-OUT相位抖动增大时断开位同步单元的输入信号，观察NRZ-OUT信号与BS-OUT信号的相位关变化快慢情况并与固有频差最小时进行定性比拟。4、按照上图连线，用2DPSK解调模块的信号NRZ(B)代替NRZ_OUT，重复上述实验步骤。六、实验报告数字环位同步器输入NRZ码连“1〞或连“0〞个