半导体器件电子学Ch1

<<半导体器件电子学>>北京工业大学电控学院2006年9月<半导体器件电子学>课程大纲第一章现代半导体资料晶体构造和特性〔10学时〕§1.1半导体的根本特性与常见半导体资料§1.2新型宽带半导体资料的特性§1.3Si资料的SOI构造特性§1.4半导体资料的压电特性第二章载流子输运特性及非平衡态〔14学时〕 §2.1体资料半导体载流子的性质及电流密度 §2.2小尺寸下半导体资料中迁移率退化和速度饱和 §2.3器件的小尺寸带来的热问题 §2.4小尺寸下的量子效应 §2.5小尺寸器件中的量子力学机理 §2.6二维电子气的输运 §2.7调制掺杂构造和场效应晶体管 §2.8强磁场中的二维电子气 §2.9掺杂对输运特性的影响第三章半导体结特性的电子学分析〔6学时〕 §3.1PN结的模型 §3.2求解空间电荷区的近似解析模型§1.1半导体的根本特性与常见半导体资料一、半导体的根本特性电阻率：介于10-3-106Ω，金属：10－6Ω绝缘体:1012Ω纯真半导体负温度系数掺杂半导体在一定温度区域出现正温度系数不同掺杂类型的半导体做成pn结,或金-半接触后，电流与电压呈非线性关系，可以有整流效应具有光敏性，用适当波长的光照射后，资料的电阻率会变化，即产生所谓光电导半导体中存在着电子与空穴两种载流子第一章现代半导体资料晶体构造和特性二、常见的半导体资料构成半导体资料的主要元素及其在元素周期表中的位置元素半导体Si：是常用的元素半导体资料，是目前最为成熟的资料，广泛用于VLSI。Ge：早期运用的半导体资料。化合物半导体Ⅲ-Ⅴ族化合物〔AIIIBV〕Ⅲ-Ⅴ：Al，Ga，In——P，As，N，Sb〔碲〕GaAs、InP、GaP、InAs、GaN等。Ⅱ-Ⅵ族化合物〔AIIBVI〕Ⅱ－Ⅵ：Zn，Cd，Hg——S，Se，TeZnO、ZnS、TeCdHg等Ⅵ-Ⅵ化合物〔AIVBiV〕SiGe、SiC。

混合晶体构成的半导体资料◆两种族化合物按一比例组成，如xAⅢCⅤ+(1-x)BⅢCⅤ，xAⅡCⅥ+(1-x)BⅡCⅥ，SixGe1-x，

能带工程：由于能够经过选取不同比例的x，而改动混晶的物理参数(禁带宽度，折射率等)，这样人们可以根据光学或电学的需求来调理配比x。经过调理不同元素的组分，才干实现禁带宽度的变化。在光电子、微电子方面有很重要的作用。三、常见半导体的构造类型◆金刚石构造：Si、Ge◆闪锌矿构造：GaAs、InP、InAs、InSb、AlP、AlSb、CdTe◆纤锌矿构造：GaN、AlN、SiC金刚石构造：◆闪锌矿构造◆纤锌矿构造§1.2新型宽带半导体资料的特性1。GaN半导体资料的特性由三族元素Ga和五族元素N，III-V族化合物半导体。晶体构造分为:闪锌矿构造(ZincBlendecrystalstructure)立方晶纤锌矿构造(Wurtzitecrystalstructure)六角GaN在1932年人工合成。〔参考书：NitrideSemiconductorsandDeviceHadisMorkoc〕III族的氮化物有三种晶体构造：闪锌矿构造、纤锌矿构造、盐石岩构造〔NaCl〕对于AlN、GaN和InN，室温下：热力学动力学稳定的构造是纤锌矿构造。GaN、InN经过薄膜外延生长在立方晶的〔110〕晶面上，如Si，MgO，GaAs，才干生长出闪锌矿构造。纤锌矿构造六角的，有两个晶格常数c和a，是复式格子。沿c轴方向挪动5/8c构成。闪锌矿构造(ZincBlendecrystalstructure)立方晶单胞中含有4个基元〔4个III族原子和4个V族原子〕复式格子。GaN资料的外延生长：其构造取决于运用的衬底类型六角晶体衬底长出纤锌矿构造立方晶体衬底长出闪锌矿构造目前常用的衬底：sapphireAl2O3，蓝宝石缺陷：晶体构造不好，与氮化物的热匹配不好优点:来源广，六角构造，容易处置，高温稳定。由于热匹配不好，缓冲层要厚。SiC作为衬底，热匹配和晶格匹配比较好。缺陷：SiC常规工艺很难处置，SiC的构造变数太大。GaN体资料是最理想的。但目前还不能生长出大尺寸的资料。掺杂：n-GaN:Si，Ge，Sn〔Selenium〕p-GaN：Mg，〔1989〕Zn，Be，Hg，CBasicParameters:ZincBlendecrystalstructureEnergygaps,Eg3.28eV0KEnergygaps,Eg3.2eV300KElectronaffinity4.1eV300K

ConductionbandEnergyseparationbetweenΓvalleyandXvalleysEΓ1.4eV300KEnergyseparationbetweenΓvalleyandLvalleysEL1.6~1.9eV300KEffectiveconductionbanddensityofstates：1.2x1018cm-3300KValencebandEnergyofspin-orbitalsplittingEso0.02eV300KEffectivevalencebanddensityofstates4.1x1019cm-3300K立方晶第一布里渊区－－截角八面体

WurtzitecrystalstructureEnergygaps,Eg3.47eV0K3.39eV300KEnergygaps,Eg,dir3.503(2)eV1.6K;photoluminescence,fromexcitonicgapaddingtheexcitonbindingenergy3.4751(5)eV1.6K;A-exciton(transitionfromΓ9v)3.4815(10)eV1.6K;B-exciton(transitionfromupperΓ7v)3.493(5)eV1.6K;C-exciton(transitionfromlowerΓ7v)3.44eV300K;temperaturedependencebelow295Kgivenby:Eg(T)-Eg(0)=-5.08x10-4T2/(996-T),(TinK).

Electronaffinity4.1eV300KConductionband

Energyseparationbetween

ΓvalleyandM-Lvalleys1.1~1.9eV300KEnergyseparationbetween

M-L-valleysdegeneracy6eV300K

Energyseparationbetween

ΓvalleyandAvalleys1.3~2.1eV300K

Energyseparationbetween

A-valleydegeneracy1eV300K

alsoTheenergyseparationsbetweentheΓ9stateandthetwoΓ7statescanbecalculatedfromtheenergyseparationsoftheA-,B-,C-excitons.Effectiveconductionbanddensityofstates2.3x1018cm-3300K

Valenceband

Energyofspin-orbitalsplittingEso0.008eV300KEnergyofspin-orbitalsplittingEso11(+5,-2)meV300K;

Energyofcrystal-fieldsplittingEcr0.04eV300KEnergyofcrystal-fieldsplittingEcr22(2)meV300K;

calculatedfromthevaluesofenergygapEg,dir

(givenabove)Effectivevalencebanddensityofstates4.6x1019cm-3300K2。GaN资料的主要器件特性GaN器件的未来：Electronics：GaN带隙宽，使之最适宜高温运用的半导体资料。高迁移率有利于高频运用。多数为二维器件运用。BipolarTransistors：HBT〔HeterojunctionBipolarTransistor)由于电流横向流动，功率耗费很小。一种构造：GaN发射极，SiC基极。导带带隙差几乎为零，但价带有很大带隙差。提高发射区发射效率。散热性能好。Photo-Transistors：光电晶体管。基区经过UV光照射后，产生光注入空穴。实现对集电极电流的控制。Thyristors：晶闸管构成pnpn构造，实现电流的开关控制。MemoryDevice：存储器器件是基于电荷存储。半导体资料中带电载流子寿命依赖于电荷逃脱圈套的激活能。而带隙越宽，经过复合损失的电荷逃脱的能够性就越小。GaN的存储器具有最高的读出效率。GaN器件的未来：Optoelectronics:LED1994年，Nakamura报道了商业化GaN基超亮度LED。在固态照明SSL方面有着宏大的潜力。Optoelectronics:LD经过GaAlN组成异质结，制备出边发光LDs。〔Edge-emitting〕.只需Nichia制备出CW20C下，任务10000小时。UVDetectorsGaAlN/GaN异质结探测器其波段覆盖太阳盲区，是理想的紫外探测器资料。

"太阳光谱盲区"是指波长在220～280纳米的紫外波段，这一术语来自以下现实:太阳辐射(紫外辐射的主要来源)的这一波段的光波几乎被地球的臭氧层所吸收，所以"太阳光谱盲区"的紫外辐射变得很微弱。这样，由于空域内太阳光等紫外辐射的能量极其有限，假设出现导弹羽烟的"太阳光谱盲区"紫外辐射，那么就能在微弱的背景下探测出导弹。X-RayDetectors制备X-ray探测器。ConductingWindowsforSolarCellsOpticsPiezoelectronicsSurfaceAcousticWaveGenerationAcousto-OpticModulatorPyroelectricity：热电景象。NegativeElectronAffinity2。SiC半导体资料的特性由四族Si原子和C原子组成的化合物半导体SiC晶体构造:具有同质多型的特点几种典型的晶体构造SiC和Si资料性质：六方构造SiC的解理面是〔1100〕〔1120〕(0001)SiC的技术特性：高硬度资料；莫氏硬度9.2-9.3，金刚石10耐磨资料：金刚石10，SiC9.15热稳定性：常压下不能够熔化，高温下，SiC升华分解为C和硅蒸汽，残留下来的石墨以原晶体的赝形存在。化学性质：SiC外表消费SiO2层能防止SiC的进一步氧化。在高于1700℃温度下SiO2熔化并迅速发生氧化反响。SiC能溶解于熔融的氧化剂物质，如熔融的Na2O2，或Na2CO3-KNO3混合物。在300℃下可溶于NaOH+KOH。SiC资料的优势：宽带隙、高临界击穿电场、高热导率、高载流子饱和速度运用：高温、高频、大功率、光电子及抗辐射等方面具有宏大的运用潜力。特别是在高温、大功率运用方面，明显优于Si和GaAs：SiC的热导率高于GaAs8-10倍；4H-SiC和6H-SiC带隙是GaAs的2倍、Si的3倍；击穿电场高于Si的1个量级。SiC基器件：1、功率MOSFET器件2、功率整流器3、SiC光电器件紫外光电二极管4、传感器宽区间高温温度传感器压力传感器热线风速计SiC器件的工艺特点：1、在原料成分的利用度和生态特性方面。具有原料来源的无限性；典型的原料纯化和加工处置过程；对生物圈呵斥的能量负荷和生态学负荷低。2、高温暖化学活性介质的稳定性：在高于2000℃和低于规范压力下，有效的分解〔升华〕；正常压力下部熔解400℃的碱溶液中和在1000℃的含氯气体中，能有效的化学腐蚀。3、合金的可及性施主杂质N，受主杂质Al和B；施主和受主杂质浓度掺杂浓度范围宽，1015-1021/cm34、可以以本身的碳形本钱征掩膜，也存在本征氧化物SiO2。5、SiC多型在生长、掺杂、氧化过程的构造、取向的选择性：FundamentalPropertiesofZnOII-VIcompoundsemiconductor.Directbandgap,withEg3.32eV.Bandgapengineering:alloywithCdorMgtotailorbandgapfrom2.8eVto4.0eV.Multi-functional:Hexagonalwurtziteclasscrystal=>piezoelectrictywithlargecouplingcoefficient.Largeandfastphotoconductivity=>opticalsensing.AlorGadoping=>transparentconductiveoxide.Li&Mgdoping=>ferroelectric.AlloyedwithMn=>magneticoxidesemiconductor.Combineelectrical,opticalandpiezoelectricalpropertiesMolecularmass

81.389-Specificgravityatroomtemp.

5.642g/cm3-Pointgroup

6mm(Wurtzite)-Latticeconstantsatroomtemp.

a=3.250,c=5.205-Mohshardness

4-Meltingpoint

2250K-RTlinearthermalexpansioncoefficient

-a-axisdirection

4.75-c-axisdirection

2.92-Electronmass

0.28-Holemass

1.8-Bandgapenergyatroomtemp.

3.37eV-Excitonbindingenergy

60meV-Specificheat

0.125cal/gm-Thermalconductivity

0.006cal/cm/K-ThermoelectricConstantat573K

1200mV/K3。ZnO半导体资料的特性KeyAdvantagesofZnO-HighPiezoelectricEffect(e33=1.2C/m2,半导体中最高)-HighThermalConductivityof0.54Wcm-1K-1(0.5forGaAs)-LargestExcitonBindingEnergyofII-VI&III-VSemiconductors,60meV

=excitonicstimulatedlightemissionupto550K-EvenmoreradiationresistantthanGaN(upto2MeV,1.2x1017electrons/cm-2)-DriftMobilitySaturatesatHigherFields&HigherValuesthanGaN=attractiveforhighfrequencydevices-VeryLowDarkCurrentUVDetectorswithmaximumspectralresponseat350nm-StrongTwo-PhotonAbsorptionwithHighDamageThresholds,

=attractiveforopticalpowerlimitingdevices-VeryLargeShearModulus~45.5Gpa(indicatesstabilityofthecrystal)=comparedwith18.35forZnSe,32.60forGaAs,51.37forSi.1、SOI〔SiliconOnInsolator〕背景引见随着集成电路集成度的不断提高，器件特征尺寸减小，器件内部PN结之间以及器件与器件之间经过衬底的相互作用愈来愈严重，出现了一系列资料、器件物理、设计和工艺等方面的新问题。使得深亚微米硅集成电路的集成度、可靠性遭到影响。这些问题主要包括：〔1〕体硅CMOS电路的寄生可控硅闩锁效应以及体硅器件在宇宙射线辐照环境中出现的软失效效应等使电路的可靠性降低；〔2〕随着器件尺寸的减少，体硅CMOS器件的各种多维及非线性效应如短沟道效应、窄沟道效应、漏感应势垒降低效应、热载流子效应、亚阈值电导效应、速度饱和效应、速度过冲效应等变得非常显著，影响了器件性能的改善。§1.3Si资料的SOI构造特性〔3〕器件之间隔离区所占的芯片面积随器件尺寸的减小相对增大，使得寄生电容添加，互连线延伸，影响了集成度及速度的提高。为了抑制这些问题，除了采用先进深槽隔离、电子束刻蚀、硅化物等工艺技术外，开发新型资料及探求新型高性能器件和电路构造，成为超高速集成电路所面临的问题。绝缘衬底硅〔SiliconOnInsolatorSOI〕技术以其独特的资料构造有效地抑制了体硅资料的缺乏，充分发扬了硅集成技术的潜力，逐渐成为研讨和开发高速度、低功耗、高集成度及高可靠性ULSI和VLSI的主要技术之一。2、SOI〔SiliconOnInsolator〕资料引见SOI的构成工艺主要有三种:1、SIMOX〔SeperatingbyIMplantOXygen〕2、键合Bonding3、Semi-Bonding4、SmartCut智能剥离技术SIMOX,Bonding和Simbond三种方法比较SIMOXBondingSimbondWafersOnewaferTwowafersTwowafersWafersize4",5",6"&8"4",5",6"&8"4",5",6"&8"ProcessTwobasicstepsThreebasicstepsFourbasicstepsSOIthicknessThin/ultra-thinThick(>1.5um)Thin/ultrathin/thickBOXthicknessThin(<400nm)Thin/thickThin/thickBOXpropertyGood/AverageGoodGoodSOIuniformityGoodAverageGood1部分耗尽的SOIMOSFET:器件的沟道区足够厚，沟道耗尽区的宽度小于整个沟道硅层的厚度。特点：器件的设计和任务原理与体硅CMOS器件非常接近。3、SOI〔SiliconOnInsolator〕优势2全耗尽SOIMOSFET：器件制造在极薄SOI外表的Si层上，该硅层的厚度必需小于沟道区耗尽层的厚度，以保证晶体管中的沟道区全部被耗尽。特点：〔1〕由于沟道区被全耗尽，因此降低了沟道区的电场，进而降低了热载流子效应和短沟道效应，并引起晶体管驱动才干加强。〔2)源和漏周围是氧化层，而非Si层，而氧化层的介电常数低于Si，因此全耗尽SOIMOSFET的源－漏寄生电容也减小。薄膜SOI技术的优势1、速度高全耗尽SOI器件具有迁移率高〔器件纵向电场小，且反型层较厚，外表散射作用降低〕、跨导大、寄生电容小〔寄生电容主要来自隐埋二氧化硅层电容，远小于体硅MOSFET〕中的电容，不随器件按比例减少而改动，SOI的结电容和连线电容都很小等优点，因此CMOS/SOI电路具有极好的速度特性，这一优势随着ULSI技术向深亚微米程度开展，变得越来越突出。2、功耗低功耗包括静态功耗和动态功耗两部分，其中静态功耗依赖于走漏电流IL和电源电压VDD，即Ps=ILxVDD，在全耗尽SOI器件中，陡直的亚阈值斜率接近理想程度，走漏电流很小，静态功耗很小；动态功耗由电容C、任务频率f及电源电压决议：Pa＝CfVdd2，在全耗尽SOI电路中，结电容降低且具有极小的连线电容，因此动态功耗也大大降低。3、抗辐照特性好〔enhancedradiationhardness〕SOI技术采用全介质隔离构造，彻底消除了体硅CMOS电路的Latch-up效应，且具有极小的结面积，因此具有良好的抗y射线和单粒子〔a粒子〕翻转才干。4、集成密度高SOI电路采用介质隔离，它不需求体硅CMOS电路的场区及井等构造，器件最小间隔仅仅取决于光刻和刻蚀技术的限制，集成密度大幅度提高。5、本钱低普通以为，SOI是一种理想的ULSI技术，只是本钱较高。实践上这是一种误解，SOI技术除了原始资料比体硅资料价钱高之外，其它本钱均小于体硅。CMOS/SOI电路的制造工艺比典型体硅工艺至少少三块掩膜版，减少芯片面积可降低1.8倍，浪费的面积可减少30%以上。6、特别适宜于小尺寸器件全耗尽SOI器件的短沟道效应较小，不存在体硅CMOS电路的金属穿通问题，能自然构成浅结，走漏电流较小，亚阈值曲线陡直，一切这些都阐明全耗尽SOI构造特别适宜亚微米、深亚微米器件。7、特别适宜于低功耗电路在体硅CMOS集成电路中，由于体效应的作用，降低电源电压会使结电容添加和驱动电流减小，导致电路速度迅速下降；而在薄膜全耗尽CMOS/SOI电路与相应体硅电路相比具有更高的速度和更小的功耗，薄膜全耗尽CMOS/SOI构造是理想的低压功耗技术。4、SOI〔SiliconOnInsolator〕带来的问题1、衬底浮置效应〔FloatingBodyEffect〕沟道区中能够会由于过量空穴积累，使MOS器件的外表沟道区和埋氧化层Si-SiO2界面区同时导通。影响：在器件开启并且沟道充电后，这一效应将引起晶体管的I-V特性曲线扭曲，因此有时称作扭曲效应。还将导致击穿电压的降低。

2、全耗尽SOIMOS器件的短沟道效应随着MOS器件沟道长度不断减少，短沟道效应的影响越来越突出。SOIMOS器件的短沟道效应主要表现为两方面：〔1〕体硅器件中的短沟道效应表如今，阈值电压与漏端的偏压有关，引起阈值电压的漂移。SOIMOS中，短沟道效应主要反映在：沟道中的电荷出现共享，要遭到前栅和后栅的影响。即栅下耗尽区电荷不再完全受栅控制，其中一部份受源、漏控制，而且随着沟道长度的减小，受栅控制的耗尽区电荷减少，使到达阈值的栅压不断降低。〔2〕另一种短沟道效应：漏感应电导加强DICE〔DrainInducedConductivityEnhancement〕当短沟道中施加VDS后，沟道中的强反型后的电流也要遭到，漏源电压的影响。5、SON〔SilicononNothing〕器件压电学：是研讨压电资料在机械应力或电场作用下所发生的弹性效应和电极化效应相互耦合原理及其运用的一门学科。开展历史：1880年，P。Curie和J。Curie兄弟初次发现压电效应。1916年，Langevin用石英晶体做了水下换能器。1921年，石英谐振器和滤波器1940年以后，开场向陶瓷和多晶资料运用。§1.4半导体资料的压电特性主要的半导体资料：ZnO和AlN用于外表声学波和体波一、晶体的点阵构造和对称性按布拉伐〔A。Bravais〕晶胞分，可分为：七大晶系和十四种布拉伐格子。对称操作：共有8种n度旋转：2/n，表示n，或Cn，n只能取1，2，3，4，6。n度旋转-反演轴对称性为3度转轴加上对称中心对称性为3度转轴加上垂直转轴的对称面对称元素有1，2，3，4，6，i，m，4-二、晶体物性与点群的关系三、晶体的压电性质1、晶体的介电性质理想电介质晶体，在普通电场作用下，束缚电子会产生电子式极化。晶体中的离子会极性分子也只能作很小的弹性位移，发生离子式或弹性定向式极化。理想晶体只需极化，没有电导介质在电场E作用下，感生的电极化可用极化强度P表示低频时：P=0E：极化率电位移矢量：D=0E+P0真空介电常数，其值为8.85x10-12F/mD=0〔1+〕E=E是绝对介电常数。对于各向同性介质，D，P和E方向一样，、与D，P和E方向无关，是标量。对于完全各向异性的电介质，如三斜晶系，D，P和E的方向是彼此不同的，介电常数和极化率都是二阶张量。对于一切的晶体都有：二阶张量中，只需6个独立变量根据各个晶系的对称性，可简化各自的介电张量。正交晶系：四方、三方和六方晶系的介电常数立方晶系的介电常数实践介质中的损耗：弹性位移式极化，驰豫式极化。在静电场作用下，要经过一段时间才干到达极化强度的最终值。交变电场下，极化落后电场，发生滞后景象。导致动态介电常数小于静态介电常数，引起介质损耗。=’-j〞’，〞分别为复介电常数的实部和虚部，前者代表极化，后者代表损耗。损耗角：tg=〞/’四、晶体的弹性性质：弹性行为表现为应力T〔单位面积的作用力〕和应变S〔单位长度的伸缩量〕描画。弹性范围内，应力和应变的关系服从Hooks定律：S=sTT=cSs：弹性柔顺常数，表示物体在单位应力作用下发生的应变；c：弹性刚性常数，表示使物体产生单位形变所需的应力T11，T22，T33位平行于轴的拉应力；T12=T21，T23=T32，T31=T13分别为1，2，3面上的切应力。Tij=Tji纯切应力具有对称性质。i表示应力方向，j表示应力作用面与i垂直双足下标：11，22，33，23,32，31,13，12,21单足下标：1 23456 弹性关系矩阵：弹性定律也可表示为：除三斜晶系外，其它晶系都有一定的对称性，六角晶系的AlN，s张量矩阵为：x=S66=2(S11-S12)对于各向同性体，S44=2〔S11-S12〕独立变量数只需两个五、晶体的压电性质压电系数是表征压电体的弹性效应和极化效应相互耦合关系的宏观物理量。分为正压电效应和逆压电效应两种：正压电效应：某些介电体在机械力作用下发生形变，使介电体内正负电荷中心相对位移而极化，以致两端外表出现符号相反的束缚电荷，其电荷密度与应力成正比，即由“压力〞产生“电〞。逆压电效应：假设将具有压电效应的介电体置于外电场中，电场使介质内部正负电中心位移，导致介质产生形变。即由“电〞产生“机械形变〞。两者统称为压电效应。机电耦合：压电效应中应力T和应变S导出的力学量与电场E和电位移D导出的电学量之间的相互转换关系。第一类压电方程：晶体是电介质，也是弹性体，在电场E和应力T分别作用下，产生介电电位移D和弹性应变SD介=TE S弹=sETT为应力T=0，或为常数时的介电常数矩阵，sE为场强E=0，或常数时的弹性柔顺系数矩阵。假设晶体也是压电体，在T和E的作用下，将经过正、逆压电效应产生压电电位移和压电应变，即：D压=dT S压=dtE晶体总电位移和总应变为：D=dT+TES=sET+dtE压电晶体具有压电效应，当对一个按一定取向和外形制成的有电极的压电晶片输入电讯号时，假设讯号频率与晶片机械谐振频率相一致，就会使晶片由于逆压电效应而产活力械谐振。压电晶片谐振时，要抑制内摩擦而耗费能量，会呵斥机械损耗。机械质量因数：Qm为了反映压电资料的机械能与电能之间的耦合关系，定义机电耦合系数k六、压电薄膜的电学性质1、介电常数2、体电阻率：v〉108cmAlN电阻率：2x1014~~1015cm3、损耗角正切AlN：tg=0.003—0.005ZnO：tg=0.005—0.014、击穿电场：ZnO：0.01—0.4MV/cmAlN：0.5—6.0MV/cm5、体声波性能6、表声波性能七、声外表波器件的运用1885年英国物理学家LordReyleigh就从实际上预言了声外表波。声外表波：包括纵波〔P波〕分量以及质点位移方向与外表垂直的横波〔SV波〕分量。它是能量只集中于固体外表，并沿外表传播的弹性波。90%以上的能量集中在离外表一个声波波长的深度内。Reyleigh波的传播速度略慢于横波，约为横波的93%左右。鼓励和控制声外表波方法—叉指换能器〔interdigitalIDT〕1965年，R。M。White发明的，用来鼓励外表声波叉指换能器是以压电基质为导声体，在基片上制备叉指电极，直接鼓励声外表波。特性取决于：叉指电极间距a、叉指电极宽度h、以及叉指电极对数N。层状构造对声学波的影响：普通在层状构造介质中传播的波具有频散特性，即传播速度随频率不同而改动。层状构造中的传播特性对声学器件非常重要，如在非压电资料，如玻璃上，淀积一层ZnO，AlN等压电薄膜，驱动非压电资料。压电资料外表金属资料对波速的影响：压电作用可在导体外表产生电场分量，假设外表覆盖理想导体时，该电场分量被短路。这种压电反作用使外表附近的波速小于介质深处的波速，因此波集中在外表附近。声外表波在叉指换能器的电极部分和空隙部分传播速度不相等。设覆盖导体部分的速度和未覆盖导体部分的波速分别为：vm和vt，声外表波的有效机电耦合系数K：声外表波器件的特点：1、声外表波器件是平面构造，其制造工艺可以援用与集成电路相辅相成开展着的光刻技术。2、可以从传播途径的任何一点取出信号，即能进展所谓抽头，添加了信号处置技术的自在度。3、声外表波的传播速度慢，适宜于制造中频小型器件。4、由于是单片构造，在器件设计方面非常容易。5、声外表波容易与半导体载流子、光等相互作用。6、由于能量局限于外表附近传播，故容易构成非线性效应器件。2、声外表波资料有压电单晶、压电陶瓷和压电薄膜。主要要求：1、外表粗糙度要小，为了使构成叉指电极有良好的接触。2、机电耦合系数尽能够高，从而提高换能效率，K2应大于2%。3、传播损耗要小，希望其值在0.2dB/以下。4、传播速度的温度系数要小5、反复性要好，可靠性要高，且适于批量消费。6、本钱要低。3、声外表波换能器4、声外表波滤波器声外表波滤波器5、声外表波延迟线6、声外表波放大器八、体声波的运用何谓Latch-UpEffect?闩锁效应是指CMOS电路中寄生的固有可控硅被构造外界要素触发导通，在电源和地之间构成低阻通路景象，一旦电流流通，电源电压不降至临界值以下，导通就无法中止，引起器件的烧毁，构成CMOS电路的一个主要的可靠性问题。随着集成度的提高，尺寸减少，掺杂浓度提高，寄生管的H(fe)变大，更易引起闩缩效应。

由于CMOSIC构造构成了PNPN四层寄生可控硅〔SCR〕构造，也可视作PNP管和NPN管的串联，这种寄生的晶体管的eb结都并有一个由相应衬底构成的的寄生电阻，因此触发闩锁效应的条件为：

1．寄生npn(pnp)transister的共基极电流增益α间有关系

αnRw/(Rw+γen)+αpRs/(Rs+γep)>=1

式中Rw,Rs分别为晶体管eb结上并联的寄生电阻