清华大学《数字电子技术基本教程》教学

<数字电子技术根本教程>教学课件

清华大学

王红陈莉平阎石：清华大学自动化系邮政编码：100084电子信箱：wang_hong@联络：(010)62792973时序逻辑电路6.1时序逻辑电路的特点和逻辑功能的描画一、时序逻辑电路的特点功能上：任一时辰的输出不仅取决于该时辰的输入，还与电路原来的形状有关。例：串行加法器，两个多位数从低位到高位逐位相加

2.电路构造上 ①包含存储电路和组合电路 ②存储器形状和输入变量共同决议输出二、时序电路的普通构造方式与功能描画方法可以用三个方程组来描画：三、时序电路的分类1.同步时序电路与异步时序电路同步：一切触发器都是在同一时钟操作下,形状转换是同步发生的异步：不是一切的触发器都运用同一个时钟信号,因此在电路转换过程中触发器的翻转不是同步发生的2.Mealy型和Moore型Mealy型：Moore型：6.2时序电路的分析方法分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。普通步骤：①根据给定的逻辑图写出存储电路中每个触发器输入端的逻辑函数式，得到电路的驱动方程。②将每个触发器的驱动方程代入它的特性方程，得到电路的形状方程。③从逻辑图写出输出方程。④为了能更加直观地显示电路的逻辑功能，还可以从方程式求出电路的形状转换表，画出电路的形状转换图或时序图。例：形状转换表

00011011001/110/011/000/0111/000/001/010/1二、形状转换图四、时序图6.3常用的时序逻辑电路6.3.1存放器①用于存储二值信息代码，由N个触发器组成的存放器能存储一组N位的二值代码。②只需求其中每个触发器可置1，置0。例1：74LS1756.3.2移位存放器〔代码在存放器中左/右挪动〕具有存储+移位功能器件实例：74LS194A，左/右移，并行输入，坚持，异步置零等功能并行输入并行输出R’DS1S0工作状态0XX置零100保持101右移110左移111并行输入6.3.3计数器用于计数、分频、定时、产生节拍脉冲等分类：按时钟分，同步、异步按计数过程中数字增减分，加、减 …… 1.异步计数器异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式任务。原那么：每1位从“1〞变“0〞时，向高位发出进位，使高位翻转。电路的形状按照形状转换图循环任务。异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式任务。原那么：每1位从“0〞变“1〞时，向高位发出进位，使高位翻转。2.同步计数器〔1〕同步二进制计数器①同步二进制加法计数器原理：根据二进制加法运算规那么可知：在多位二进制数末位加1，假设第i位以下皆为1时，那么第i位应翻转。由此得出规律，假设用T触发器构成计数器，那么第i位触发器输入端Ti的逻辑式应为：T0一直等于1器件实例：SN74163同步置0工作模式0XXX置零10XX预置数X1101保持X11X0保持（C=0）1111计数表示只需CLK上升沿到达时的信号才起作用②同步二进制减法计数器原理：根据二进制减法运算规那么可知：在多位二进制数减1时，假设第i位以下皆为0时，那么第i位该当翻转，否那么应坚持不变。由此得出规律，假设用T触发器构成计数器，那么每一位触发器的驱动方程为T0一直等于1(2)同步十进制计数器①加法计数器 根本原理：在同步十六进制计数器根底上修正，当计到1001时，那么下一个CLK电路形状回到0000。能自启动器件实例：74SN160异步置0工作模式X0XXX置010XX预置数X1101保持X11X0保持（C=0）1111计数〔3〕恣意进制计数器的构成方法

用已有的N进制芯片，组成M进制计数器，是常用的方法。N进制M进制N>M原理：计数循环过程中设法跳过N－M个形状。详细方法：置零法置数法同步置零和异步置零法例：将同步十六进制计数器74163→十二进制计数器同步置0法，如双线所示，实现如以下图所示

异步置0如虚线所示置数法

例：将同步十进制计数器74160接成七进制计数器

同步预置数〔照实线箭头所示〕，进位输出信号C由S9形状译出，所以反向后作为所需的低电平。N<M①M=N1×N2先用前面的方法分别接成N1和N2两个计数器。N1和N2间的衔接有两种方式：a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号〔如74160的EP和ET〕b.串行进位方式：低位片的进位输出作为高位片的CLK，两片一直同时处于计数形状例：用74160接成一百进制

工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数例：用两片74160接成一百进制计数器并行进位法串行进位法②M不可分解采用整体置零和整体置数法：先用两片接成M’>M的计数器然后再采用置零或置数的方法例：用74160接成二十九进制

工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数例：用74160接成二十九进制整体置零〔异步〕整体置数〔同步〕6.4同步时序逻辑电路的设计方法6.4.1简单同步时序逻辑电路的设计设计的普通步骤一、分析设计要求，找出电路应有的形状转换图或形状转换表1.确定输入/输出变量、电路形状数。2.定义输入/输出逻辑形状以及每个电路形状的含义，并将电路形状顺序进展编号。3.按设计要务虚现的逻辑功能画出电路的形状转换图或列出形状转换表。二、形状化简假设两个电路形状在一样的输入下有一样的输出，并转向同一个次态，那么称为等价形状；等价形状可以合并。三、形状编码1.确定触发器数目。2.给每个形状规定一个n位二制代码。〔通常编码的取法、陈列顺序都按照一定的规律〕四、从形状转换图或形状转换表求出电路的形状方程，驱动方程和输出方程。五、根据得到的驱动方程和输出方程画出逻辑图。六、检查所设计的电路能否自启动。例：设计一个串行数据检测电路。正常情况下串行的数据不应延续出现3个或3个以上的1。当检测到延续3个或3个以上的1时，要求给出“错误〞信号。一、建立电路的形状转换图二、形状化简用A〔1位〕表示输入数据用Y〔1位〕表示输出〔检测结果〕三、规定电路形状的编码取n=2，取的00、01、10为那么，四、选用JK触发器，求方程组五、画逻辑图六、检查电路能否自启动能自启动将无效形状代入形状方程和输出方程计算，得到A=1时次态转为10、输出为1；A=0时次态转