第2章微处理器-2

第2章微处理器(二)主要内容（3个部分）8086的编程结构8086的引脚信号和工作模式8086的三种主要操作和时序8086的中断操作及中断系统8086的存储器编址和I/O编址80386和Pentimu2.38086的三种主要操作和时序8086的主要操作包括:①系统的复位和启动操作；②暂停操作；③总线操作；④最小模式下的总线保持；⑤中断操作；⑥

最大模式下的总线请求/允许。

1．系统的复位和启动操作复位操作(RESET触发)

RESET信号至少要保持4个时钟周期，8086接到复位信号后，结束现行操作。标志寄存器清零IP0000HCSFFFFHDS0000HSS0000HES0000H指令队列空其他寄存器0000H复位时各内部寄存器及指令队列的值2．总线操作8086为与存储器和I/O端口交换数据需执行一个总线周期，CPU执行一个总线周期的操作为总线操作。按照数据的传输方向来分类，总线操作分为读操作和写操作。总线操作包括：

(1)最小模式下的总线读操作(2)最小模式下的总线写操作

(3)最大模式下的总线读操作(4)最大模式下的总线写操作

(1)最小模式下的总线读操作(2)最小模式下的总线写操作3．最小模式下的总线保持

CPU会在每个时钟脉冲的上升沿处，对HOLD引腿上的信号进行检测。如果检测到有效的HOLD信号，且CPU允许让出总线，则在本总线周期T4或TI之后的时钟周期下降沿发出有效的HLDA信号，让出总线的控制权。利用HOLD和HLDA信号实现总线保持2.4中断操作和中断系统基本概念8086的中断分类中断向量和中断向量表硬件中断可屏蔽中断的响应和时序中断处理子程序软件中断中断：是指CPU被内部或外部事件所打断，不再顺序执行主程序而转去执行中断源需要CPU执行的程序，待相应的中断服务程序执行完毕后，CPU返回到断点处继续执行原主程序的过程。中断服务程序：是指CPU转去执行的那段程序。中断源：是指引起中断的事件。断点：是指在响应中断时，主程序中当前指令下一条指令的地址。中断系统：能实现中断过程的软硬件系统。（1）基本概念（2）8086的中断分类硬件中断（非屏蔽中断和可屏蔽中断）软件中断①非屏蔽中断---用来处理紧急事件，如电源掉电等。通过NMI引腿进入；不受IF的屏蔽；在整个系统中只有一个。②可屏蔽中断---用于处理一般的随机事件，如外设的I/O服务请求等。通过INTR引腿进入；受IF的影响；在系统中通过中断控制器(8259A)的配合可以有很多个。两种硬件中断的特点软件/内部中断：是指由CPU内部事件引起的中断。它是根据软件中的某条指令或软件对标志寄存器中某个标志的设置而产生的。其产生过程与硬件电路无关。INTn指令中断逻辑INT3指令INTO指令单步中断除法出错中断非屏蔽中断请求中断控制系统（8259A)NMIINTR软件中断可屏蔽中断请求硬件中断8086的中断分类34102（3）中断向量和中断向量表中断系统以中断向量表（位于内存0段0000H～03FFH区域）为基础。中断向量表：是由中断向量构成的表。中断向量：每个中断服务程序有一个确定的入口地址，该地址为中断向量。一个中断向量占４个存储单元：前２个单元存放中断服务程序入口地址的偏移地址；后２个单元存放中断服务程序入口地址的段地址。

中断类型码：为每个中断源指定的一个编号。

中断类型码的４倍就是存放中断向量的首地址。CSIPCSIPCSIPCSIPCSIPCSIPCSIP0000:03FFH0000:007FH0000:007EH0000:0014H0000:0013H0000:0010H0000:000FH0000:000CH0000:000BH0000:0008H0000:0007H0000:0004H0000:0003H0000:0000H类型255（十进制）类型32类型31（十进制）类型5类型4类型3类型2类型1类型0供用户定义的中断（共224个）保留的中断（共27个）专用的中断（共5个）溢出中断断点中断非屏蔽中断单步中断除法出错中断0000:0080H8086的中断向量表（4）硬件中断8086为外设提供的送入中断请求信号的引腿有两个：NMI和INTR。NMI---中断优先级高；不受IF的影响；中断类型码为2。（掉电是指电源电压持续下降。）INTR---受IF的限制，IF的设置和清除可通过指令或调试工具来实现。（中断控制器是具体执行中断优先级管理和排队的部件。）（5）软件中断软件中断：是指通过中断指令来使CPU执行中断服务程序的方法。因为中断指令本身为CPU提供了中断类型码，所以CPU是从指令流中读得中断类型码的，而不像响应可屏蔽中断那样，通过发出两个负脉冲后而获得中断类型码。

软件中断

特点 ①用一条指令进入中断处理子程序，并且，由指令提供中断类型码。②不执行中断响应总线周期，也不从数据总线读取中断类型码。③不受中断允许标志IF的影响。④执行过程中可响应外部硬件中断。 ⑤

软件中断没有随机性。（6）可屏蔽中断的响应和时序

当CPU在INTR引腿上收到一个高电平的中断请求信号，且当前的中断允许标志为1时，CPU就会在当前指令执行完以后，开始响应中断请求（往INTA引腿上发两个负脉冲）。外设接口收到第二个负脉冲后，立即往数据线上给CPU送中断类型码。然后，CPU依次做下面的五件事：1）从DB上读取中断类型码，将其存入内部暂存器；2）将标志寄存器中的值推入堆栈；3）把标志寄存器的IF和TF位清零；4）将断点保护到堆栈中；5）据得到的中断类型码，到中断向量表中找到中断向量，再转入相应的中断服务程序。可屏蔽中断的响应过程：中断响应流程

8086的中断响应总线周期中断响应使用两个总线周期第一个总线周期，通知外设，CPU准备响应中断；第二个总线周期，外设发送中断类型码。（7）中断处理子程序

从结构模式上看，进一步保护中断现场：将中断服务程序中要使用的有关寄存器的内容压入堆栈，以免破坏其原有内容，即进一步保护中断现场；开放中断：用指令设置IF来开放中断；中断处理的主体/具体部分；关中断：保证在恢复现场时不被新的中断所打扰；进一步恢复现场：弹出被保存的CPU各寄存器内容；中断返回：CPU执行中断返回指令时，自动将保存在现行堆栈中的标志寄存器内容和断点地址弹出。2.58086的存储器编址和I/O编址存储器编址存储器的段结构物理地址的形成I/O编址8086CPU有20条地址线，每个存储单元对应的地址是20位的，可寻址1MB；而CPU内寄存器的位数是16位的，能寻址的内存空间只能是64K。每个段不一定都是64K（可以小于它）。段与段之间可以是连续的，也可以是分开的或重叠的。（1）存储器的段结构

物理地址：指CPU和存储器进行数据交换时实际使用的地址，由段基址和偏移地址两部分组成。

段基址由段寄存器给出；偏移地址一般由IP、DI、SI、BP、SP等16位寄存器给出。当CPU寻址某个存储单元时，形成20位物理地址的计算方法，以及段寄存器与其它寄存器进行组合指向存储单元的示意图如下：（2）物理地址的形成段寄存器值偏移量物理地址16位4位16位20位+

存储器物理地址的计算方法示意图IPCSSI、DI或BXDS或ESSP或BPSS代码段数据段堆栈段CS、DS、SS和其他寄存器组合指向存储单元的示意图I/O编址I/O端口单独编址，其地址空间独立于存储器的地址空间；I/O端口与存储器统一编址，与存储器共享一个地址空间；用对存储器的访问指令来实现对端口的读/写。

优点是不需要专门的I/O指令，寻址手段丰富灵活。缺点是I/O端口占一部分地址空间，程序不易阅读。在不同的微机系统中，I/O接口的编址有两种形式：每个I/O接口芯片内都有一个或几个端口，一个端口往往对应着芯片内部的一个寄存器或一组寄存器。微机系统为每一端口分配一个地址---端口号。8086允许有65535个8位的I/O端口，两个相邻的8位端口可组成一个16位端口。（1）80286微处理器（2）80386微处理器（3）80486微处理器（4）Pentium微处理器2.680x86的结构变化80386概述80386是Intel公司于1985年推出的32位微处理器。具有独立的32条数据线和32条地址线，直接寻址能力达4GB，其主频从最初的16MHz提高到后来的40MHz。仅在16MHz的主频下，80386的工作速度即可与十年前的大型机相匹敌，从这个意义上讲，在微处理器发展史上，80386的推出具有里程碑式的意义。32位微处理器80386的体系结构80386的六个功能部件①指令预取部件②指令译码部件③执行部件④分段部件⑤分页部件⑥总线接口部件存储器管理部件MMU所谓虚拟存储器是指，系统中包含一个速度较快、容量较小的内存和一个速度较慢、容量较大的外存，通过存储管理机制将外存与内存有机地结合起来，使得从程序员的角度来看，似乎系统中存在一个容量很大、速度又很快的内存，因而可以用来运行要求存储器容量比实际内存容量大得多的程序。正因为这个内存并非真正物理上的内存，所以称之为虚拟存储器。80386的虚拟存储机制

虚拟存储器机制的组成：主存储器辅助存储器存储管理部件

虚拟存储器分类：

段式虚拟存储器

页式虚拟存储器MMU通过分段部件SU和分页部件PU实现对存储器的管理。分段部件SU管理面向程序员的逻辑地址空间，且负责将逻辑地址转换为线性地址；分页部件PU管理物理地址空间，且负责将分段部件SU或者指令译码部件产生的线性地址转换为物理地址。之后，总线接口部件BIU就可以根据此物理地址对存储器或I/O端口进行读/写操作了。

80386有三种工作方式①实地址方式(realaddressmode)②保护虚拟地址方式(protectedvirtualaddressmode)即保护方式③虚拟8086方式(virtual8086mode)

80386指令流水线和地址流水线

1.指令流水线构成总线接口部件指令预取部件指令译码部件执行部件2.地址流水线组成

分段部件分页部件总线接口部件所谓指令流水线是指当前一条指令对应的微程序接近完成时，就启动接收下一个微程序的开始地址。这种指令提取和指令执行相重叠的技术有效地提高了指令的执行速度。另外，在80386的流水线设计中，还采用了将每一条访问存储器的指令都与前一条指令的执行过程部分地相重叠的措施，从而进一步提高了80386的总体速率。所谓有效地址有效地址是指真正的偏移量。在80386的程序中，一个偏移量可能是由立即数和另一两个寄存器给出的值构成的，分段部件SU会把各地址分量送到一个加法器中，以形成有效地址；然后，再经过另一个加法器将有效地址与段基址相加，得到线性地址；所谓地址流水线是指有效地址的形成、逻辑地址往线性地址的转换、线性地址往物理地址的转换这三个动作是重叠进行的。这样一来，在通常情况下，前一个操作还在总线上进行时，下一个物理地址就已经算好了，进而充分体现出了流水线的特质。三种地址：1）逻辑地址2）线性地址3）物理地址80386的信号Pentium采用的先进技术

1.CISC技术和RISC技术CISC技术的特点RISC技术的特点 2.超标量流水线技术超标量的含义超标量的实现前提 3.分支预测技术1CISC（ComplexInstructionsSetComputer，复杂指令集计算机）技术和RISC（ReducedInstructionSetComputer，简化指令集计算机）技术是基于两种不同构思的CPU设计技术，两者各有其特点。从出现时间上看，CISC技术的产生和应用均早于RISC技术，Pentium将CISC和RISC相结合，旨在取两者技术之长，以实现更好的性能。Pentium的大多数指令是简化指令，采用硬件来实现保留的一部分复杂指令，这样就在客观上达到了吸取两者技术之长的目的。2所谓超标量就是指在一个微处理器中有多条指令流水线。在超