第二章集成逻辑门电路

电子技术数字电路部分第二章门电路1第二章集成逻辑门电路§2.1TTL门电路§2.2CMOS门电路§2.3各类门电路应注意的事项§2.4可编程逻辑阵列2数字集成电路的集成度一块芯片中含有等效逻辑门或元器件的个数小规模集成电路

SSI(SmallScaleIntegration)<10门/片或<100元器件/片中规模集成电路

MSI(MediumScaleIntegration)10~99门/片或

100~999元器件/片大规模集成电路

LSI

(LargeScaleIntegration)

100~9999门/片或1000~99999元器件/片超大规模集成电路

VLSI(VeryLargeScaleIntegration)>10000门/片或

>100000元器件/片32.1TTL集成门电路（Transistor—TransistorLogic）1、电路结构+VCC(5V)R1uIuo4k

AD1T1T2T3T4DR21.6k

R31k

R4130

Y输入级中间级输出级D1—保护二极管防止输入电压过低。当uI<-0.5~-0.7V时，

D1

导通，uI

被钳制在-0.5~-0.7V，不可能继续下降。因为D1只起保护作用，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。2.1.1TTL反相器电路组成及工作原理42.工作原理+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y0V

T1的基极电压无法使

T2和T4

的发射结导通T1深度饱和T2、T4截止，iC1=0RL拉电流T3、D

导通0V3.6V0V0.7V0V负载的等效电阻iC15V因为所以则5+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y假设T1导通

则T1的集电结和T2、T4的发射结(3个PN结)导通ebcT1正常放大时:发射结正偏，集电结反偏，即uC>uB>uE现在

:uE>uB>uC

，即发射结反偏集电结正偏

倒置放大iii

=βiib

=(1+βi)ib4.3Vc

e

3.6V1.4V0.7V2.1V61.4V+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

YT1倒置放大状态假设T2饱和导通T3、D均截止(设β1~β4=20)T2饱和的假设成立0.3ViB21VICS2iB10.7V2.1V思考：D的作用？若无D，此时T3可以导通，电路将不能实现正常的逻辑运算因为3.6ViE17+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

YT1倒置放大状态T2饱和，T3、D均截止3.62.11.40.7

1T4的工作状态：导通放大还是饱和？iB2ICS2iB1iE1iE2iB4iR3又因为

T3、D

均截止，即

T4

深度饱和：uO=UCES4≤0.3V（无外接负载）若外接负载RL

：RL+VCC0.3所以83.电压传输特性：1+VCC+5VuI+-uO+-AB0uO

/VuI

/V12341234AB段：uI<0.5V

，uB1<1.3V

，T2、T4截止，T3、D导通。截止区3.6VBC段：T2开始导通(放大区)，T4仍截止。C线性区D转折区E饱和区0.3VCD段：反相器的阈值电压(或门槛电压)DE段：uI>1.4V

，T2、T4饱和导通，T3、D截止。uO=UOL≤0.3V阈值电压94.输入端噪声容限uIuO1G1G21输出高电平典型值

=3.6V输出低电平典型值

=0.3V输入高电平典型值

=3.6V输入低电平典型值

=0.3VUNH

—允许叠加的负向噪声电压的最大值G2输入高电平时的噪声容限：UNL

—允许叠加的正向噪声电压的最大值G2输入低电平时的噪声容限：102.1.2TTL反相器动态特性传输延迟时间1uIuO

50%Uom50%UimtuI0tuO0UimUomtPHL

—输出电压由高到低时的传输延迟时间。tpd

—平均传输延迟时间tPLH

—输出电压由低到高时的传输延迟时间。tPHLtPLH典型值：tPHL=8ns,tPLH=12ns最大值：tPHL=15ns,tPLH=22ns11+VCC+5VR14k

AD2T1T2T3T4DR21.6k

R31k

R4130

Y输入级中间级输出级D1BT1—多发射极三极管e1e2bc等效电路：1.A、B只要有一个为0

0.3V1VT2、T4截止5VT3、D

导通2.1.3其他类型的TTL辑门电路一、TTL与非门0.7VRL3.6V12+VCC+5V4k

AD2T1T2T3T4D1.6k

1k

130

Y输入级中间级输出级D1BR1R2R3R43.6V3.6V0.7V1V0.3V4.3V2.1V2.A、B

均为1理论：实际：T2、T4导通T3、D

截止uO=UCES4≤0.3VTTL与非门RL+VCC13+VCC+5V4k

AD2T1T2T3T4D1.6k

1k

130

Y输入级中间级输出级D1BR1R2R3R4TTL与非门整理结果：1110ABY00011011AB&14二、TTL或非门+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

输入级中间级输出级1.A、B只要有一个为1

T2、T4饱和T2

、T3、D

截止uO=0.3V2.1V1V0.3V3.6V0.3VRL+VCC152.A、B

均为0

iB1、i

B1分别流入T1、T

1

的发射极T2、T

2均截止则T4截止T3、D

导通+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

0.3V0.3ViB1i

B1RL输入级中间级输出级TTL或非门5V1V1V3.6V16整理结果：1000ABY00011011AB≥1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

输入级中间级输出级TTL或非门173、集电极开路门—OC门(OpenCollectorGate)+VCC+5VR1AD2T1T2T4R2R3YD1B

1.电路组成及符号+V

CCRC外接YAB&+V

CCRCOC门必须外接负载电阻和电源才能正常工作。可以线与连接V

CC根据电路需要进行选择

2.OC门的主要特点18线与连接举例：+VCCAT1T2T4Y1B+VCCCT

1T

2T

4Y2D+V

CCRC+V

CCRCY1AB&G1Y2CD&G2线与YY19三、输出三态门–TSL门(Three-StateLogic)(1)使能端低电平有效1.电路组成+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端(2)使能端高电平有效1ENYA&BENYA&BENEN20以使能端低电平有效为例：2.三态门的工作原理PQP=1（高电平）电路处于正常工作状态：

D3

截止，（Y=0或1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端21P=0(低电平)D3

导通

T2

、T4截止uQ

≤1VT3、D截止输出端与上、下均断开+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3可能输出状态：0、1或高阻态QP—高阻态记做

Y=Z使能端223.应用举例：(1)用做多路开关YA11EN1ENA21G1G2使能端10禁止使能01使能禁止23(2)用于信号双向传输A11EN1ENA21G1G201禁止使能10使能禁止24(3)构成数据总线EN1EN1EN1…G1G2GnA1A2An数据总线011…101…110…

注意：任何时刻，只允许一个三态门使能，其余为高阻态。255．74LS系列——为低功耗肖特基系列。6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。2.1.4TTL电路的改进系列1．74系列——为TTL集成电路的早期产品，属中速TTL器件。2．74L系列——为低功耗TTL系列，又称LTTL系列。3．74H系列——为高速TTL系列。4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。261.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路

4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路2.2数字集成CMOS门电路简介272.2.1CMOS反相器UCCST2DT1AFNMOS管PMOS管CMOS电路28+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+-uGSN+-uGSP2.5CMOS门电路2.5.1CMOS反相器的工作原理一、电路组成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0V<UTN<UTP截止导通10V10V>UTN>UTP导通截止0VUTN=2VUTP=-2V+10VRONPuY

+VDD10VSTNTP+10VRONNuY

+VDD0VSTNTP29二、电压传输特性和电流传输特性1.电压传输特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB段：uI<UTN，uO=VDD、iD

0，功耗极小。0uO

/VuI

/VTN截止、TP导通，BC段：TN导通，uO

略下降。CD段：TN、TP均导通。DE、EF段：与

BC、AB段对应，TN、TP的状态与之相反。转折电压指为规定值时，允许波动的最大范围。UNL：输入为低电平时的噪声容限。UNH：输入为高电平时的噪声容限。=0.3VDD噪声容限：302.电流传输特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNH0uO

/VuI

/VABCDEF0iD

/mAuI

/VUTH电压传输特性电流传输特性AB、EF段：

TN、TP总有一个为截止状态，故iD

0。CD段：

TN、Tp

均导通，流过两管的漏极电流达到最大值

iD=iD（max)

。阈值电压：UTH=0.5VDD（VDD=3~18V）312.5.4其他类型的CMOS门电路A

BTN1TP1

TN2TP2Y00011011截通截通通通通截截通截截截截通通1110与非门一、CMOS与非门uA+VDD+10VVSSTP1TN1TP2TN2ABYuBuYAB&00100111Y=32或非门二、CMOS或非门uA+VDD+10VVSSTP1TN1TN2TP2ABYuBuYA

BTN1TP1

TN2TP2Y00011011截通截通通通通截截通截截截截通通1000AB≥10010011133六、CMOS传输门(双向模拟开关)1.电路组成：TPCVSS+VDDIO/uuOI/uuTNCIO/uuOI/uuTG2.工作原理：TN、TP均导通，TN、TP均截止，导通电阻小(几百欧姆)关断电阻大(≥109

)(TG门—TransmissionGate)342.3.5CMOS电路使用中应注意的几个问题一、CC4000和

C000系列集成电路1.CC4000系列：符合国家标准，电源电压为3

18V，功能和外部引线排列与对应序号的国外产品相同。2.C4000系列：早期集成电路，电源电压为7

15V，外部引线排列顺序与CC4000不同，用时需查阅有关手册。传输延迟时间tpd标准门=100nsHCMOS=9nsHCMOS:54/74系列54/74HC(带缓冲输出)54/74HCU(不带缓冲输出)54/74HCT(与LSTTL兼容)二、高速CMOS(HCMOS)集成电路35三、CMOS集成电路的主要特点(1)功耗极低。LSI：几个μW，MSI：100μW(2)电源电压范围宽。CC4000系列：VDD=3~18V(3)抗干扰能力强。输入端噪声容限=0.3VDD~0.45VDD(4)逻辑摆幅大。(5)输入阻抗极高。(6)扇出能力强。扇出系数：带同类门电路的个数，其大小反映了门电路的带负载能力。(7)集成度很高，温度稳定性好。(8)抗辐射能力强。(9)成本低。CC4000系列：≥50个≥36四、CMOS

电路使用中应注意的几个问题1.注意输入端的静电防护。2.注意输入电路的过流保护。3.注意电源电压极性。5.多余的输入端不应悬空。6.输入端外接电阻的大小不会引起输入电平的变化。与门、与非门：接电源或与其他输入端并联或门、或非门：接地或与其他输入端并联多余输入端的处理思考原因？4.输出端不能和电源、地短接。因为输入阻抗极高（≥108

）故输入电流

0

，电阻上的压降

0。37集成门电路使用中应注意的几个问题

TTLCMOS分类工作电源VCC=5VVDD=3

18V输出电平UOL=0.3VUOH=3.6VUOL

0VUOH

VDD

UTH=0.5VDD

UTH=