第7章 组合逻辑电路

第7章组合逻辑电路学习要点组合逻辑电路的分析方法和设计方法典型组合逻辑电路的逻辑功能和使用方法利用二进制译码器和数据选择器设计组合逻辑电路的方法第7章组合逻辑电路7.1组合逻辑电路的分析与设计7.2中规模组合逻辑器件7.3可编程组合逻辑器件组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。7.1组合逻辑电路的分析与设计7.1.1组合电路的分析步骤是：①根据指定的逻辑电路图写出输出函数；②根据输出函数列真值表；③分析真值表并说明电路的功能以及改进的方案。7.1.1组合逻辑电路的分析例：分析下面电路，从真值表中可以看出这是一个“三输入不一致”电路。逻辑图逻辑表达式最简与或式真值表电路逻辑功能路组合逻辑电路的分析过程

已知逻辑电路图7.1.1组合逻辑电路的分析逻辑图逻辑表达式

1

1最简与或表达式化简

2

2从输入到输出逐级写出最简与或表达式

3真值表

3

4电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。

4逻辑图逻辑表达式例：最简与或表达式真值表用与非门实现电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路的逻辑功能逻辑图逻辑表达式例：最简与或表达式真值表电路的逻辑功能由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。逻辑图逻辑表达式例：最简与或表达式真值表电路的逻辑功能由真值表可知，当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时，F2=1；而当这个二进制数等于3或等于7时F1和F2都为1。因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。7.1.2组合电路的设计步骤是：①根据题目的要求定义输入变量和输出变量﹑列真值表，写出函数的标准与或式；②根据指定使用的器件类型进行化简，若未指定器件类型，则器件可以任选；③画逻辑电路图。7.1.2组合逻辑电路的设计真值表电路功能描述例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。

1穷举法

1实际电路图：

2逻辑表达式或卡诺图最简与或表达式化简

3

2已为最简与或表达式

4逻辑变换

5逻辑电路图用与非门实现用同或门实现真值表电路功能描述例：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。

1穷举法

1

2逻辑表达式最简与或表达式化简

3

2

4逻辑变换

3

4

5逻辑电路图

5真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。

1穷举法

1

2

2逻辑表达式

3最简与或表达式化简

4

5逻辑变换逻辑电路图

3化简

4

5例旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。真值表电路功能描述

1穷举法

1设输入变量为A、B、C，分别代表特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示，F1=1表示允许特快列车发车，F2=1表示允许直快列车发车，F3=1表示允许普客列车发车。根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。

2逻辑表达式及化简

2

3画逻辑图

3例使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台，由3个输入信号A、B、C控制，每个工作台必须接收到两个信号才能工作：当A、B有信号时F1工作，B、C有信号时F2工作，C、A有信号时F3工作。真值表电路功能描述

1穷举法

1设A、B、C有信号时其值为1，无信号时其值为0；F1、F2、F3工作时其值为1，不工作时其值为0。根据要求，可列出该问题的真值表。

2逻辑表达式及化简

2

3画逻辑图

37.1.3组合电路中的险象及其消除方法信号通过门电路会有时间上的延迟，信号经过不同路径到达终点有先有后，这种现象被称作竞争。由于竞争而产生的错误输出就是险象。公式判别法：1（1-0-1）型险象

0（0-1-0）型险象卡诺图判别法：任意两个卡诺圈之间“相邻”就有可能存在险象。消除险象的方法有：增加多余项，引入选通脉冲、接入滤波电容等。例：在原电路基础上增加多余项BC克服险象重新化简并设计的电路不出现险象1、半加器7.2.1加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位7.2中规模组合逻辑器件2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为加法器。串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。7.2.2数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。1位数值比较器逻辑表达式逻辑图7.2.2数值比较器下面是四位比较器扩展为八位比较器的逻辑图7.2.3.1二进制编码器实现编码操作的电路称为编码器。3位二进制编码器输入8个互斥的信号输出3位二进制代码真值表7.2.3编码器逻辑表达式逻辑图输入10个互斥的数码输出4位二进制代码真值表7.2.3.2二－十进制编码器逻辑表达式逻辑图在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表7.2.3.3优先编码器逻辑表达式逻辑图8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。下面是将数字键K0～K9分别代表十进制数0～9转换为8421BCD的编码器。7.2.4.1二进制译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。7.2.4译码器二～四译码器3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列集成二进制译码器74LS138输入：自然二进制码输出：低电平有效74LS138的真值表例用3/8线译码器74LS138和两个与非门实现全加器。解全加器的函数表达式为：将输入变量Ai、Bi、分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得：因此得出：接线图：二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。

把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。7.2.4.2二-十进制译码器真值表逻辑表达式逻辑图数码显示器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。7.2.4.3显示译码器b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极显示译码器真值表真值表仅适用于共阴极LED7.2.5.1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。7.2.5数据选择器和数据分配器4选1数据选择器逻辑图集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。集成8选1数据选择器74LS151例：八选一选择器做函数发生器用

例分别用8选1数据选择器74LS151和4选1数据选择器74LS153实现逻辑函数：解（1）用8选1数据选择器74LS151实现。列出函数的真值表。将输入变量A、B、C分别对应地接到8选1数据选择器74LS151的3个地址输入端A2、A1、A0。对照函数的真值表和74LS151的真值表可知，将数据输入端D0、D3、D4、D5接高电平1，D1、D2、D6、D7接低电平0即可。（2）用4选1数据选择器74LS153实现。以A、B为变量列出函数的真值表。将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。7.2.5.2数据分配器由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表达式地址变量输入数据1路-4路数据分配器逻辑图ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。EPROM：可以改写多次。存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。7.3可编程组合逻辑器件E2PROM：不用取下就可以可以改写。闪速存储器（flashmemory)7.3可编程组合逻辑器件7.3.1只读存储器ROMROM——非易失存储器，保存一些不变的数据和实现函数发生器。

ROM

由固定的“与阵列”构成最小项发生器，存储体是可编程的“或阵列”。例：用ROM

实现的从8421BCD码到

2421BCD码的代码转换电路。ROM的结构及工作原理1、ROM的结构存储容量＝字线数×位线数＝2n×b（位）存储单元地址2、ROM的工作原理4×4位ROM地址译码器存储体存储内容随机存取存储器（RAM）可以在任意时刻、对任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器ROM相比，RAM最大的优点是存取方便，使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。其缺点是一旦停电，所存内容便全部丢失。

RAM由存储矩阵、地址译码器、读／写控制电路、输入／输出电路和片选控制电路等组成。实际上RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。当单片RAM不能满足存储容量的要求时，可以把若干片RAM联在一起，以扩展存储容量，扩展的方法有位扩展和字扩展两种，在实际应用中，常将两种方法相互结合来达到预期要求。随机存取存储器RAM由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还