数字电路与逻辑设计模拟题【答案】

《数字电路与逻辑设计》模拟题选择题1、〔36.7〕10的8421BCD码为。〔〕A、〔0110110.101〕8421BCDB、〔0011110.1110〕8421BCDC、〔00110110.0111〕8421BCDD、〔110110.111〕8421BCD2、与〔6B.2〕16相对应的二进制数为〔〕A、〔1101011.001〕2B、〔01101010.01〕2C〔11101011.01〕2D、〔01100111.01〕23、在BCD码中，属于有权码的编码是〔〕A、余3码B、循环码C、格雷码D、8421码4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=〔〕A、B、A、B、C、A+B+CD、5、如果1-2所示的波形图，其表示的逻辑关系是〔〕A、F=A·A、F=A·BB、F=A+BC、F=D、F=6、以下器件中，属于组合电路的有〔〕A、计数器和全加器B、存放器和比拟器C、全加器和比拟器D、计数器和存放器7、异或门F=AB两输入端A、B中，A=0，那么输出端F为〔〕A、ABB、BC、D、08、函数F=，当变量取值为〔〕，不会出现冒险现象。A、B=C=1B、B=C=0C9、边沿触发JK触发器的特征方程是〔〕A、θ=+kB、θ=+C、θ=J+D、θ=J+K10、用n个出发器件构成计数器，可得到的最大计数长度为〔〕A、nB、2nC、n2D、28421BCD所对应的十进制数为〔〕A、〔652.16〕10B、〔1618.13〕10C、〔652.13〕10D、〔1618.06〕1012、八进制数〔321〕8对应的二进制数为〔〕A、〔011010001〕2B、〔110011〕2C、〔10110111〕2D、〔1101011〕213、与〔19〕10相对应的余3BCD码是〔〕A、〔00101100〕余3BCDB、〔01001100〕余3BCDC、〔00110101〕余3BCDD、〔01011010〕余3BCD14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=〔〕A、B、C、A+B+CD、 图1-315、如图1-4所示的波形图表示的逻辑关系是〔〕A、F=B、F=A+BC、F=D、F=16、逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是〔〕17、组合逻辑电路的特点是〔〕A、含有存储元件B、输出、输入间有反应通路C、电路输出与以前状态有关D、全部由门电路构成18、函数F=，当变量取值为〔〕，不会出现冒险现象。A、B=C=1B、B=C=0C19、由与非门组成的根本RS触发器的特性方程是〔〕A、B、C、D、20、4个触发器构成8421BCD码计数器，共有〔〕个无效状态。A、6B、8C二、填空题1、〔67〕10所对应的二进制数为和十六进制数为。2、逻辑函数F=AB+的对偶函数Fˊ=3、在数字逻辑电路中，三极管主要工作在两种稳定状态。4、如图2-1所示电路能实现的逻辑关系是F=。5、CMOS传输门组成的电路如图2-2所示，当C=0时，U0=，当C=1时，U0=。6、四选一数据选择器，AB为地址信号，I0=I3=1，I1=C，I2=，当AB=00时，输出F=；当AB=10时，输出F=。7、3线―8线译码器如图2-3所示，他所实现函数F=。8、十进制数〔56〕10转换为二进制数为和十六进制数为9、由于二极管具有特性，因此可作为开关元件使用。10、由oc门构成的电路如图2-4所示，F的表达式为11、如图2-5所示电路中，F的表达式为12、八选一数据选择器电路如图2-6所示，他所实现函数F=13、3线-8线译码器电路如图2-7所示，它所实现函数F1=；F2=。14、JK触发器，要使，那么输入J=K=；或J=，K=15、型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。型时序电路的输出仅与电路内部的状态有关。16、RAM由假设干根本存储电路组成，每个根本存储电路可存放。三、设计题1、用如下器件实现函数Y=ABC，画出逻辑图〔或阵列结构图〕。〔1〕与非门；〔2〕3线―8线译码器〔74LS138〕和与非门；〔3〕八选一数据选择器〔74LS151〕；〔4〕ROM的阵列结构图。参考答案一、1、C2、A3、D4、B5、C6、C7、B8、B9、C10、D11、A12、A13、B14、C15、D16、D17、D18、B19、C20、A二、1、〔1000011〕2，〔43〕162、〔A+B〕·〔〕3、饱和及截止4、5、Ui1，Ui26、1，7、m1+m3+m4+m5+m68、只读存储器，随机读写存储器9、10、单向导电11、F=AB12、F==13、或14、m1+m2+m3+m7，m3+m5+m6+m715、1，16、米利，摩尔20、一位二值代码三、1、Y=ABC=〔A+B〕C=〔A+B〕+·C=