超大规模集成电路课程设计2-4译码器

./集成电路专项实践任务书学生__专业__电子指导X金根工作单位：信息工程学院题目:2-4译码器设计初始条件：计算机、ORCAD软件、L-EDIT软件要求完成的主要任务:〔包括集成电路专项实践工作量与其技术要求,以与说明书撰写等具体要求〕1、集成电路专项实践工作量：1周2、技术要求：〔1〕学习ORCAD软件和L-EDIT软件。〔2〕设计一个2-4译码器电路。〔3〕利用ORCAD软件和L-EDIT软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。3、查阅至少5篇参考文献。按《XX理工大学课程设计工作规X》要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规X。时间安排：2015.6.19布置集成电路专项实践任务、选题；讲解集成电路专项实践具体实施计划与课程设计报告格式的要求；集成电路专项实践答疑事项。201-6.20学习ORCAD软件和L-EDIT软件,查阅相关资料,复习所设计内容的基本理论知识。201-6.25对2-4译码器电路进行设计仿真工作,完成集成电路专项实践报告的撰写。2015.6.30提交集成电路专项实践报告,进行答辩。指导教师签名：年月日系主任〔或责任教师〕签名：年月日摘要译码器是组合逻辑电路中的重要器件,实现编码的逆过程。分为显示译码和变量译码两类。其中变量译码输入较少,而输出较多,一般分为2n译码和8421BCD译码,2-4译码器属于前一种,有两个输入,四个输出。本文记叙了2-4译码器原理图的输入和仿真以与版图的设计。关键词：集成电路,译码器,CMOS目录摘要21软件说明42电路设计过程52.12-4译码器电路设计52.22-4译码器仿真与分析73版图设计83.1与非门版图设计83.2反相器版图设计93.3整体版图设计114总结与体会125参考文献131软件说明本次课程设计主要使用了ORCAD软件,进行原理图的输入和仿真,版图设计则运用了L-EDIT软件。ORCAD是一个混合名词,反映了软件的发源地：俄勒冈〔Oregon〕+计算机辅助设计〔CAD〕。它一套在个人电脑的电子设计自动化套装软件,能够实现绘制电路原理图以与制作PCB和可编程逻辑设计提供连续性的仿真信息,是当今世界最流行的原理图输入软件之一。专门用来让电子工程师设计电路图与相关图表,设计印刷电路板所用的印刷图,以与电路的模拟之用。L-EDIT软件是TannerEDA软件公司出品的一个IC设计和验证的高性能软件系统模块,具有高效率、交互式等特点,强大而且完善的功能包括从IC设计到输出,以与最后的加工服务。本次课设运用它完成了相应的版图设计任务。2电路设计过程2.12-4译码器电路设计变量译码器是一个将n个输入变为2的n次方个输出的组合逻辑电路,2-4译码器有两个输入,4个输出,由反相器和与非门构成,AB输入取不同组合时,每个输出为零的情况仅有一次,即为最小项输出。其原理图如下图1,A1为1时,A2为0,B1为1时,B2为0,B2A2输入分别为00、01、10、11时,对应输出最小项Y0、Y1、Y2。在用ORCAD进行原理图输入时,输入A1的周期设置为1s,输入B1的周期设置为2s。在原理图输入环节中,曾发现了一个问题,一开始对于输入端分别设置为A、A’、B、B’,结果第一次仿真生成网表时,显示"abadnameonU1A",后来对原理图进行修改,生成网表成功。修改后的原理图如下图1所示,数字时钟信号源直接接A2和B2,同时经过反相器接A1和B1,从而实现B2A2四种组合00、01、10、11的输入,四个与非门组成Y0Y1Y2Y3四个输出,2-4译码器电路基本设计环节完成。接下来是原理图的仿真分析,若瞬态分析图与真值表相对应,则电路能实现其基本逻辑功能,设计成功。2-4译码器真值表如表1所示。图SEQ图\*ARABIC12-4译码器原理图2-4译码器真值表：表SEQ表\*ARABIC12-4译码器真值表输入输出B2A2Y3Y2Y1Y00011100111011010111101112.22-4译码器仿真与分析下图为译码器的瞬态分析图：图22-4译码器瞬态仿真图由图2可知,B2A2输入为00时,输只有Y0输出为低电平；B2A2输入为01时,只有Y1输出为低电平；B2A2输入为10时,只有Y2输出为低电平；B2A2输入为11时,只有Y3输出为低电平,与真值表一致,设计成功。由瞬态仿真图可知,电路没有明显时延现象,原理图中设置器件参数时,数字时钟信号源的delay设置为0,因此输入无时延为正常现象。输出没有明显时延,可能是因为该电路具有良好的对称性,器件造成的时延较小,无法从仿真图上明显展示出来。3版图设计3.1与非门版图设计图3为与非门原理图,分别由两个PMOS和两个NMOS组成,用CMOS实现反相器电路,PMOS和NMOS管进行全互补连接方式,栅极相连作为输入,电路上面是两个PMOS并联,PMOS的漏极与下面NMOS的漏极相连作为输出,POMS管的源极和衬底相连接高电平,NMOS管的源极与衬底相连接低电平。在该电路图中,前一级为在该电路图中,前一级为一个正常的输出电路,后一级为一个反相器,对前一级的输出取反。当A,B输入低电平时,下面两个NMOS截止,上面两个PMOS导通,输出为1,经反相器取反后,输出为0；当A,B输入为0,1时,与地相连的NMOS导通,与A相连的PMOS导通,此时输出仍为1,取反后输出为0；当A,B输入为1,0时,与A相连的NMOS导通,与B相连的PMOS导通,此时输出为1,取反后为0；只有当A,B输入均为1,1时,下面两个NMOS同时导通,输出为0,经反相器取反后,输出为1。图3与非门原理图图4与非门版图版图设计如下图4所示,用L-Edit版图绘制软件对与门电路进行版图绘制。首先要进行一些参数的设置,设置完成后点击左侧的工具栏可以对应画出相应的结构。本设计中主要是绘制有源区avtive,栅极A,B,Nselect和Pselect,接触孔contact以与metal1和输出Y,电源Vdd和地Gnd,根据设计规则,可以画出版图。版图画好后,点击DRC,检查电路版图是否正确,然后生成网表。3.2反相器版图设计CMOS具有功耗小、抗干扰能力强、传输特性好和集成度高等特点。其工作原理简单,当输入为高电平时,PMOS截止,相当于一个无穷到的PMOS截止电阻,NMOS导通,相当于一个有限的NMOS导通电阻,二者共同构成一个串联分压电路,U0输出为低电平；当输入为低电平时,同理,PMOS导通,相当于一个有限的PMOS导通电阻,NMOS截止,相当于一个无穷大的截止电阻,两者构成分压电路,此时输出为高电平。由此输出总是输入反相的,实现倒相原理。反相器的原理图和版图如下所示。图5反相器原理图图6反相器版图版图的绘制与上述与非门的版图绘制XX小异,先进行参数设置,然后利用工具栏绘制相应的结构,最后进行DRC检测并生成网表。其实也可以直接引用画好的PMOS或NMOS构成CMOS,这样方便得多。3.3整体版图设计整体版图设计如图7所示,DRC检测如图8所示。图72-4译码器版图图8DRC检测如图7所示,版图设计使用的Lambda法则。红色为信号线,上下两根蓝色分别为电源线和地线。在版图设计中,遇到最多的问题就是线与线之间的距离太近,这个时候就应该修正距离重新画。4总结与体会通过本次课程设计,我掌握了ORCAD和L-EDIT软件的用法,对于原理图输入与仿真更为熟悉,能画出相应的版图。经过一周的学习和调试,我对版图工艺有了进一步的了解。再借助典型器件特性的探讨,tanner软件模拟电路的原理图绘制,熟悉了tanner软件在此方面的应用,而且最重要的是增强了我对学习的信心。这一周的设计让我明白,纸上得来终觉浅,觉知此事要躬行的道理。设计过程中,我遇到一个难题,就是电路与版图不匹配,版图是经过DRC验证无误的,电路也是出了波形的,可是就是对不上。经过仔细的检查,我发现问题出在版图上,DRC只是检验尺寸的合理性,它与电路图没有必然联系,而且我的输入输出接反了,导致不过关,修改后,终于匹配了。我们在书本上所学得理论知识只是给实践做指导,理论必须应用于实践。综合运用所学的知识完成了设计任务,使我更进一步熟悉了专业知识,并深入掌握仿真方法和工具、同时为毕业设计打下基础。这次课设培养了综合运用所学知识的能力,独立分析和解决工程技术问题的能力；培养了在理论计算、制图、运用标准和规X、查阅设计手册与资料以与应用工具等方面的能力,逐步树立正确的设计思想。同时我要感谢我的指导老师X老师以与热心帮助我的同学们。在此过程中,我遇到过很多困难,比如,虽然原理图十分简单,可是在输入时我还是不小心犯下错误导致不能仿真,可是我没有放弃,从网表文件中找到错误所在并修改,最终仿真成功。对于版图设计,一开始十分生疏,后来通过不断演练和请教同学,我成功画好了版图,很有成就感。经过这次课程设计,我的软件使用能力得到了很大的提升,对于我这是最有意义的。5参考文献[1]杨之廉等：《超大规模集成电路设计方法学导论》〔第2版〕,清华大学出版；[2]Martin,K.：《DigitalIntegratedCircuitDesign》,电子工业,20xx出版；[3]权海洋：《超大规模集成电路设计与实践》,XX电子科技大学,20xx出版；[4]李飞虎.基于OrCAD/Pspice9的电路优化设计.装备制造与技术,2010,〔5〕[5]钟文耀,X美珠.CMOS电路模拟与设计—基于Hspice.全华科技图书股份XX印行,2011；[6]高美蓉.基于Pspice的电路性能分析方法的研究与应用.数字技术与应用,2012,〔9〕[7]高保嘉：《MOSVLSI分析与设计》,电子工业,20xx出版；本科生课程设计成绩评定表姓名朱慧性别女专业、班级电子科学与技术1202班课程设计题目：2-4译码器设计课程设计答辩或质疑记录：仿真图为什么没由延时？答：因为在设置参数时数字时钟信号源的delay设置为0,而且电路具有良好的对称性,器件的延时很小