第二章 IO端口地址译码技术

第二章I/O端口地址译码技术2.1I/O端口及其编址方式2.2I/O端口地址分配2.3I/O端口地址译码3/23/2024西南民族大学电气信息工程学院2.1I/O端口及其编址方式2.1.1I/O端口与I/O操作1.I/O端口

I/O端口I/O端口是接口电路中能被CPU直接访问的寄存器的地址

接口中的命令口、状态口和数据口均为I/O端口。2.I/O操作I/O操作是CPU对I/O端口的操作，而不是I/O设备的操作3/23/2024西南民族大学电气信息工程学院3.命令、接口与I/O端口关系

一个接口中有多个I/O端口；

一个I/O端口可接受多种命令。2.1.2I/O端口编址1.I/O统一编址（存储器映射I/O编址）

一个I/O端口等同于一个存储器单元。存储单元和I/O端口统一编址。MEM空间I/O空间N-1KK-10存储类指令3/23/2024西南民族大学电气信息工程学院对I/O端口的访问命令与对存储器单元访问相同，不必使用专用I/O指令；能给端口较大的编址空间，利于大型控制系统和数据通信系统。系统读写控制逻辑较简单。

优点：I/O端口占用部分MEM空间，可用MEM空间减小；对MEM访问指令较长，执行速度较慢，I/O端口地址译码时间较长。缺点：3/23/2024西南民族大学电气信息工程学院2.I/O独立编址

I/O端口地址空间与存储器地址空间相互独立。

优点：MEM地址空间不受I/O端口地址空间影响；I/O端口数量不多，占用地址线少，地址译码简单，速度较快，使得此类指令执行速度快；使用专用I/O命令(IN/OUT)，与MEM访问命令(LOAD/STORE、MOV)有明显区别,便于理解和检查。MEMI/O设备N-10存储类指令I/O类指令K-10

缺点：

专用I/O指令增加指令系统复杂性，且I/O指令类型少，寻址方式也少，程序设计灵活性较差；

3/23/2024西南民族大学电气信息工程学院2.1.3独立编址方式的端口访问1.IO指令中端口地址的宽度在I/O指令中可以采用单字节地址或双字节地址寻址方式。格式：IN、OUT单字节地址举例：

inal,60h out61h,al双字节地址举例：

mov

dx

，300h inal，dx

mov

dx

，301h outdx

，

al3/23/2024西南民族大学电气信息工程学院2.I/O端口访问CPU通过向命令端口发命令来对接口，最终对设备进行控制。访问设备实际上是访问相关的端口。CPU从端口读数据或写数据，实际是I/O端口与CPU的累加器之间的数据传送并没设计到存储器的问题。端口存储器录入数据举例：

MOVDX，300hINAL,DXMOV[DI],AL

3/23/2024西南民族大学电气信息工程学院输出数据举例：

MOVDX，301hMOVAL,[SI]OUTDX，AL存储器端口3/23/2024西南民族大学电气信息工程学院2.2I/O端口地址分配1.I/O接口硬件分类系统板上的I/O芯片（大多都是可编程芯片）例如：定时/计数器（8253）、中断控制器（8259）、DMA控制器（8237）、并行接口（8255）等。I/O扩展槽上的接口控制卡

由若干个集成电路按一定的逻辑组成的一个部件。例如：软驱、图形卡、声卡、打印机、串行通信卡。

3/23/2024西南民族大学电气信息工程学院2.2.2I/O端口地址分配

不同的微机系统对I/O端口地址的分配不同。PC根据I/O硬件分类，把I/O空间分成两部分。

PC系列I/O地址线有16根，对应64K空间；

I/O端口译码只使用了A0-A9，共1024个端口，地址范围为0000H~03FFH。

初期：A9=0端口(512个)为系统板所用，其他端口(512个)为扩展槽所用。

PC/AT：A8=A9=0端口(256个)为系统板所用，其他端口(768个)为扩展槽所用。3/23/2024西南民族大学电气信息工程学院I/O芯片名称地址范围DMAC1DMAC2DMA页面寄存器0000-001FH00C0-00DFH0080-009FH中断控制器1中断控制器20020-003FH00A0-00BFH定时器并行接口芯片(键盘接口)RT/CMOSRAM协处理器0040-005FH0060-006FH0070-007FH00F0-00FFH

系统板I/O接口芯片端口地址(0000H-00FFH)：3/23/2024西南民族大学电气信息工程学院

扩展槽I/O接口卡端口地址(0100H-03FFH)：I/O接口名称地址范围游戏控制卡0200-020FH并行口控制卡1并行口控制卡20370-037FH0270-027FH串行口控制卡1串行口控制卡203F8-03FFH02F8-02FFH原型插件板(用户可用)0300-031FH同步通信卡1同步通信卡203A0-03AF0380-038FH单显MDA彩显CGA彩显EGA/VGA03B0-03BFH03D0-03DFH03C0-03CFH软驱控制卡硬驱控制卡03F0-03FFH01F0-01FFHPC网卡0360-036FH3/23/2024西南民族大学电气信息工程学院

2.2.3I/O端口地址选用原则：1、凡是被系统配置所占用的地址一律不能使用2、对计算机厂家申明保留的地址，不宜使用，以免发生I/O端口地址重叠和冲突造成你开发的产品于系统不兼容而失去使用价值3、一般，用户可以使用300H～31FH的地址，在这段地址范围内，为了避免与其它用户开发的插板发生地址冲突，最好采用地址开关。3/23/2024西南民族大学电气信息工程学院某台PC机上的I/O端口的地址分配图

3/23/2024西南民族大学电气信息工程学院2.3I/O端口地址译码2.3.1I/O地址译码电路工作原理机作用1.译码电路的输入信号地址信号，控制信号（例如：AEN信号控制非DMA传输，IOR和IOW控制读/写.）译码电路的作用是地址和控制信号进行逻辑组合,根据CPU与I/O端口交换数据时的流向（读写）、数据宽度、DMA方式等来引入控制信号，参加译码。2.译码电路的输出信号译码电路把输入的地址线和控制线经过逻辑组合后，产生的输出信号线就是一根选中线，低电平有效。3/23/2024西南民族大学电气信息工程学院

在PC中，I/O端口操作和DMA操作使用相同的地址线、数据线和读写控制信号(IOR和IOW)。区别这两种操作的信号是AEN，在DMA操作周期时，AEN有效为高电平；而在I/O端口操作时，AEN有效为低电平。因此在I/O端口的译码与读写控制电路中应该使用AEN信号，只有AEN为低时的读写才是I/O读写。

有关AEN信号3/23/2024西南民族大学电气信息工程学院外设数据线接口电路PC总线数据线片选译码

高位地址线控制线低位地址线控制线状态线CPU辅助电路CPU3/23/2024西南民族大学电气信息工程学院片选译码通常译出的是一个地址范围，常将低位地址线（1位或几位直接连在芯片上，用于片内译码，而其余的高位地址线用于片选译码。并行接口8255ACS外设数据线A0A1RDWRPC总线IORA0A1IOWA2A3A4A5A6A7A8A9AEN片选译码片内译码端口A端口B端口C端口D串行接口8251数/模转换0832模/数转换0809218~21FH220~227H228~22FH230~237H3/23/2024西南民族大学电气信息工程学院2.3.2I/O地址译码方法

IOW/IOR信号(低电平)、AEN信号(低电平)和I/O端口地址高位经过译码得到。

I/O接口芯片内部端口地址：

I/O端口地址低位直接组成。

I/O接口芯片片选(CS)信号：cpu地址译码器可编程接口芯片高位地址线控制线数据线片选信号线CS低位地址线片内译码3/23/2024西南民族大学电气信息工程学院2.3.3I/O端口地址译码电路译码电路可分为固定式译码和可选式译码。固定式译码:端口地址不变，可分为单端口地址译码和多端口地址译码。一般单端口译码习惯使用门电路；多端口地址译码可以使用译码器。可选式译码：地址适应不同地址分配场合，或为系统以后扩充留有余地。一般采用地址开关、译码器、比较器或异或门等。3/23/2024西南民族大学电气信息工程学院3/23/2024西南民族大学电气信息工程学院3/23/2024西南民族大学电气信息工程学院I/O地址译码步骤列出I/O地址的真值表从A9A8…A0选择需要进行译码的信号并合并相同逻辑的信号运用适当的门电路及译码电路实现地址译码并考虑I/O的读或写电路设计中有效逻辑尽可能采用“低电平”有效3/23/2024西南民族大学电气信息工程学院补充例：

实现端口2E0H的输入/输出译码解1.列出真值表2E0H=001011100000B

A9

A8

A7A6A5

A4A3A2A1A0

1

0

111

000002.输入信号中逻辑“1”的信号有A9A7A6A5

输入信号中逻辑“0”的信号有A8A4A3A2A1

A03.选择4输入“与非”门实现4个输入同时为“1”则输出为“0”选择6输入“或”门实现6个输入同时为“0”输出成为“0”最后将二者在组合起来4.与M/IO、RD、

WR组合完成I/O端口的读写译码3/23/2024西南民族大学电气信息工程学院3/23/2024西南民族大学电气信息工程学院例1.使用74LS20/30/32和74LS04设计I/O端口地址2F8H的只读译码电路解：1.列出真值表2F8H=0010,1111,1000BA

9

A

8A7A6

A

5

A4A3

A2A1A010111110002.输入信号中逻辑“1”的信号有A9A7A6A5A4A3A1

输入信号中逻辑“0”的信号有A8A2A1A03.选择7输入“与非”门实现7个输入同时为“1”则输出为“0”选择4输入“或”门实现4个输入同时为“0”输出成为“0”最后将二者在组合起来4.与AEN、IOR、IOW组合完成I/O端口的读写译码1.固定式译码3/23/2024西南民族大学电气信息工程学院例1使用一般方法的结果返回3/23/2024西南民族大学电气信息工程学院例1教材的结果A9&1A81A7A6A5A4A31111&A2A1A0AENIOR1Y74LS3074LS2074LS323/23/2024西南民族大学电气信息工程学院例1引申.使用74LS20/30/32和74LS04设计I/O端口地址2E2H的读/写译码电路解：1.列出真值表2E2H=0010,1110,0010BA9A8A7A6A5A4A3A2A1A010111000102.将地址按顺序排列，A2～A9接74LS30，A0～A1与AEN接74LS20。3.IOR、IOW与2后的结果接74LS32，使得输出结果为“0”一般方法设计图示3/23/2024西南民族大学电气信息工程学院?图中译码输出地址2F8H,试分析将图中的A1、A0去掉后，译码输出的地址地址范围：2F8H～2FBH3/23/2024西南民族大学电气信息工程学院

74LS138译码器：工作条件：

G1=1，G2A=G2B=0。工作原理：

将复合的输入信号变为枚举的输出信号。15Y0Y7ABCG2BG2AG114131211109712345674LS138例2：使用74LS138设计一个系统板上接口芯片的I/O端口地址译码电路，并且让每个接口芯片内部的端口数目为32个。3/23/2024西南民族大学电气信息工程学院输入输出G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y0100000

11111110100001

11111101100010

11111011100011

11110111100100

11101111100101

11011111100110

10111111100111

011111110XXXXX

11111111X1XXXX

11111111XX1XXX

1111111174LS138真值表3/23/2024西南民族大学电气信息工程学院补充例：

试实现IO端口2F0H~2F3H2F4H~2F7H2F8H~2FBH2FCH~2FFH共4组IO端口地址的译码解1列出真值表A9A8A7A6A5A4A3A2A1A0IO地址10111100xx2F0~2F3H10111101xx2F4~2F7H10111110xx2F8~2FBH0111111xx2FC~2FFH2)A1A0不必参加译码A4A3A2可作为3-8译码器输入A9A7~A5相“与”3）选4输入“与”门接入74LS138的G1，A8直接接G23/23/2024西南民族大学电气信息工程学院3/23/2024西南民族大学电气信息工程学院解：

DMA控制器（8237）：00H～1FH

中断控制器（8259）

:20H~3FH

定时/计数器（8253）

:40H~5FH

并行接口（8255）

:60H~7FHDMA页面寄存器:80H~9FH列出真值表A9A8A7A6A5A4A3A2A1A0IO地址

00000xxxxx00H～1FH00001xxxxx20H~3FH00010xxxxx40H~5FH00011xxxxx60H~7FH00100xxxxx80H~9FH3/23/2024西南民族大学电气信息工程学院①由于要让芯片内拥有32个端口，只要留出5根地位地址线不参加译码（作为片内译码）；②系统板上的I/O端口地址分配在000～0FFH范围内，只要低8位地址线，则A9＝A8＝0（作为76LS138控制线）；③其余的高位地址作为76LS138译码输入线，或76LS138译码的控制线。3/23/2024西南民族大学电气信息工程学院Y0Y7ABCG2BG2AG11514131211109712345674LS138A5A6A7A8A9AENDMACS(8237)INTRCS(8259)T/CCS(8253)PPICS(8255)WRTDMAPG≥1≥1WRTNMIREGIOW74LS138在PC机系统板端口译码的应用：转23页3/23/2024西南民族大学电气信息工程学院DMA825982538255系统…空闲00H20H40H60H3FFH1FH3FH5FH7FH：：：：数据总线地址总线控制总线CPUD7-D0CSA0WRRD设备侧信号D7-D0CSA1A0WRRD设备侧信号82598253MEMY0Y7ABCG2BG2AG115141312111097A5A6A7A9A8AEN74LS138A1A0A0A15-A0D7-D03/23/2024西南民族大学电气信息工程学院2.可选式端口地址译码(1)使用比较器+地址开关方法①DIP开关有两种状态：ON＝0；OFF＝1②对于比较器：从两个方面看一是比较对象；二是比较的结果。将4根地址线和P组相接，B组4根线和DIP开关相接，这样就能使地址线与DIP开关的状态比较。如果相等使P＝Q输出高电平。控制DIP开关使得地址改变。3/23/2024西南民族大学电气信息工程学院例3：设计扩展板上的I/O端口地址译码电路，要求让扩展板上的每个接口芯片的内部端口数目为4个，并且，端口地址可选。例如选择范围300H～31FH。解1列出真值表A9A8A7A6A5A4A3A2

A1A0IO地址11000xx

x

xx300H~31FH片选信号片内选择信号2)A1A0不必参加译码A4A3A2可作为3-8译码器输入A9A7~A6由DIP开关状态控制，A5接74LS138的G2A口。3）AEN信号接74LS138的G2B口。3/23/2024西南民族大学电气信息工程学院

74LS85比较器：当P0~4≠Q0~4时，

P=0，输出低电平。当P0~4=Q0~4时，

P=1，输出高电平。

比较器和地址开关产生一个信号参与片选。3/23/2024西南民族大学电气信息工程学院S0S1S3S2DIPVccA=BB3B2B0B1A3A2A0A1A9A8A6A774LS85A=BA<BA>BABCG2AG2BG1Y0Y1Y6Y7(74LS138)…A4A3A2A5AEN译码输出地址若要求Y3的地址为24CH～24FH，如何设置开关；若要求为32CH～32FH呢？?S0、S2闭合时译码输出地址?3/23/2024西南民族大学电气信息工程学院S0、S2闭合时译码输出地址……Y0：140H～143HY1：144H～147HY6：158H～15BHY7：15CH～15FH32CH～32FH：该电路无法实现24CH～24FH：S0、S3断开；S1、S2闭合NOTE：由开关控制的地址才能改变3/23/2024西南民族大学电气信息工程学院(2)使用异或门+地址开关方法

用异或门代替比较器和地址开关比较。=1=1=1=11234567891011121314VCCGND74LS136

如用3片74LS136代替74LS85。

74LS136：逻辑：

3=1⊙2；6=4⊙5；

8=9⊙10；11=12⊙13；连线：

异或门的输入端分别接地址线和开关线。

片选：各异或门的输出“或”的结果。3/23/2024西南民族大学电气信息工程学院例4：采用异或门设计I/O端口地址译码电路1)74LS136的结果高电平接74LS138的G1。解1列出真值表A11

A10

A9A8A7A6A5A4A3A2

A1A0IO地址

01110001

0xxx710H~717H2)A3A1A0可作为3-8译码器输入;A9A7~A3由异或门的输入，由DIP开关的状态决定地址。3）AEN信号接74LS136的4口，低电平；74LS136的5口接高电平；IOR、IOW接74LS136的1、2口。3/23/2024西南民族大学电气信息工程学院3116831168368A3…A6…A10A7AENA11IORIOW51213910411041131041225129259S0S1S2S3S4S5S6S7S8S9+5V74LS136ABCG2AG2BG1Y074LS138A2A1A0Y7…S0、S2、S5、S6、S9闭合

AEN；IOR、IOW要求Y0～Y7的地址为328H～32FH，如何设置开关?