逻辑门电路稿

关于逻辑门电路稿2.1二极管和三极管的开关特性2.1.1二极管的开关特性2.1.2三极管的开关特性逻辑输入信号（高电平或低电平）使门电路中的二极管双极型三极管场效应管工作在开关状态导致输出亦为逻辑信号（高电平或低电平）。因此，电子元件的开关特性是实现逻辑门电路的基础。第2页,共68页，2024年2月25日，星期天2.1.1二极管的开关特性1．二极管的开关作用当，二极管截止，等效为开关断开当，二极管导通，等效为开关闭合第3页,共68页，2024年2月25日，星期天2．二极管的开关时间

由于PN结具有等效电容，二极管的通断就伴随着电容的充放电，所以，二极管的通断转换需要一定时间。即开关时间。1）开通时间ton：二极管从截止转为导通所需的时间。

+v

-

i

RL

+

Iv-

图2.1.2

二极管的开关时间

（a）

二极管开关电路

(b)二极管的电流波形

O

O

Iv

VF

-VR

IF

-IR

t

t

i

IS

ts

tt

ton

它由2段时间组成，即存储时间ts和渡越时间tttre=ts+tt。2）反向恢复时间tre：二极管从导通转为截止所需的时间。第4页,共68页，2024年2月25日，星期天3．PN结的存储电荷

正向电压削弱PN结的势垒电场，N区的电子向P区扩散并建立电子浓度分布，P区的空穴向N区扩散并建立空穴浓度分布。存储电荷：距PN结越远，电荷浓度越低；正向电流越大，电荷的浓度梯度越大，存储电荷越多。

图2.1.3PN结的存储电荷

+

-

IF

P区N区

n--存储电荷浓度

nN—电子浓度

nP—空穴浓度

x—距离

o

LN

LP

从截止形成稳定的正向电流的过程就是二极管的导通时间ton

。PN结的正向导通过程：

由于浓度不同，穿越PN结的电荷继续扩散，形成连续的正向电流。第5页,共68页，2024年2月25日，星期天

+

-

iR

P区N区

图2.1.4PN存储电荷的驱散

N区的空穴存储电荷被电场赶回到P区P区的电子存储电荷被电场赶回到N区

通常，开通时间ton和反向恢复时间tre为纳秒级，tre=ts+tt>>ton,ts>tt。PN结截止过程：驱散存储电荷的时间就是存储时间ts

。

在存储电荷驱散后，PN结的空间电荷区变宽，逐渐恢复到PN结通过反向饱和电流IS，这段时间就是渡越时间tt。

在反向电压的作用下：驱散存储电荷，形成反向电流。所以，二极管的开关时间主要取决于PN存储电荷的驱散时间ts。第6页,共68页，2024年2月25日，星期天2.1.2三极管的开关作用特性

1.三极管的开关作用电路输入特性输出特性

(a)

(b)

(c)Vth

BEv

Bi

O

VCES

CEv

Ci

O

VCC

cCCRV

0=Bi

IB4

IB3=IBS

IB2

IB1

A

B

Iv

CEv

Ci

Bi

CCV

BEv

Rb

RcC

当输入电压为低电平，使三极管处于截止状态，ce之间等效为开关断开。

当输入电压为高电平，使，使三极管工作在输出特性的B点，处于临界饱和状态。ce之间等效为开关闭合。第7页,共68页，2024年2月25日，星期天

在数字电路中，逻辑输入信号通常使三极管工作在截止或饱和状态，称为开关状态。

Iv

CEv

Ci

Bi

CCV

BEv

Rb

RcC

第8页,共68页，2024年2月25日，星期天表2.2.1NPN三极管的工作状态及特点工作状态

截

止

放

大

饱

和

条

件

0£Bi

bCSBSBIIi=<<0

bCSBSBIIi=³

PN结偏置

发射结反偏

集电结反偏

发射结正偏

集电结反偏

发射结正偏

集电结正偏

集电极电流

0»Ci

BCii×»b

bCSBSBIIi=³

集射电压

{图2.1.5(a)}

CCCEVv»

cCCCCERiVv-=

VVvCESCE3.0~2.0»=

特

点

集射等效电阻

约为数百千欧

等效为开关断开

可变

约为数百欧姆

等效为开关闭合

第9页,共68页，2024年2月25日，星期天2．三极管的开关时间

三极管的开关过程与二极管相似，也要经历一个电荷的建立与驱散过程，表现为三极管的饱和与截止两种状态相互转换需要一定的时间。三极管饱和与截止两种状态转换的时间既是三极管的开关时间。Iv

CEvCi

Bi

CCV

BEv

Rb

RcO

Iv

VIH

VIL

ICS

0.9ICS

t

t

ts

tf

td

O

tr

0.1ICS

Ci

设输入电压的高电平VIH和低电平VIL满足下述条件：第10页,共68页，2024年2月25日，星期天

根据集电极电流波形，三极管的开关时间用下述参数描述：1)延迟时间td：从正跳变开始到从0上升至0.1ICS所需的时间；2)上升时间tr：从0.1ICS上升至0.9ICS所需的时间；）开通时间ton：从截止转换到饱和所需的时间，ton=td+tr；6）关闭时间toff：从饱和转换为截止所需的时间，toff=ts+tf。O

Iv

VIH

VIL

ICS

0.9ICS

t

t

ts

tftd

O

0.1ICS

Ci

tr3)存储时间ts：从负跳变开始到从ICS下降至0.9ICS所需的时间；）下降时间tf：从0.9ICS下降至0.1ICS所需的时间；第11页,共68页，2024年2月25日，星期天

三极管的开关时间一般为ns数量级，并且toff＞ton、ts＞tf。基区存储电荷是影响三极管开关速度的主要因素。

提高开关速度的方法是：开通时加大基极驱动电流，关断时快速泄放存储电荷。第12页,共68页，2024年2月25日，星期天2.2TTL门电路2.2.1TTL非门的工作原理2.2.2TTL非门的特性2.2.3TTL与非门/或非门/与或非门2.2.4TTL集电极开路门和三态门*2.2.5TTL门电路的产品系列TTL----TransistorTransistorLogicTTL有与、或、非、与非、或非、异或、同或、与或非等逻辑门，它们的工作原理相似。第13页,共68页，2024年2月25日，星期天2.2.1TTL非门的工作原理

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

1.电路组成TTL门一般由3级组成：输入级、中间级和输出级输入级输入级：信号缓冲输入中间级：输出两个相位相反的倒相信号中间级输出级输出级：推拉式输出电路，无论输出高电平或低电平，输出级的输出电阻都很低，带负载能力强。第14页,共68页，2024年2月25日，星期天2.2.1TTL非门的工作原理

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

1）输入低电平（VIL=0.3V）输入低电平时，输出为高电平。2.工作原理VIL=0.3V1V0.4V5V4.3

3.6VT1深饱和T2、T5截止T3

临界饱和，T4放大，形成射极输出器，输出电阻小。第15页,共68页，2024年2月25日，星期天

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

②输入高电平（VIH=3.6V）输入高电平，输出为低电平。VIH=3.6V2.1V1.4V0.7V0.3V1V0.3T2、T5饱和T1处于倒置状态T3放大状态，T4截止综上所述，输入低电平时，输出为高电平；输入高电平时，输出为低电平。实现了逻辑非

无论输出低电平或是高电平，TTL非门的推拉输出级输出电阻均很小，带负载能力强。而且T4和T5总是一个导通、另一个就截止。第16页,共68页，2024年2月25日，星期天

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

3．工作速度的提高输入T1T2、T5T3T4输出低电平深饱和截止临界饱和放大(射极)高电平高电平倒置放大饱和放大截止低电平VIH=3.6V2.1V1.4V0.7V0.3V1V0.31）

vI:VIH→VIL，T1放大

T1吸取T2管饱和时的超量存储电荷，使T2管快速脱离饱和，转换到截止状态。

2）TTL门具有推拉输出级，其输出电阻很小，与分布电容形成的时间常数小，故输出状态转换快。

第17页,共68页，2024年2月25日，星期天2.2.2TTL非门的特性1.电压传输特性截止区ab段：vI＜0.5V。T1饱和，VC1=+VCES1<0.6V,T2、T5截止，T3和T4组成复合管射极输出器，vo=3.6V。线性区bc段:0.5V＜vI

＜1.1V。T1饱和，0.6V<VC1=+VCES1<1.2V,T2处于放大状态，T5仍然截止，T3和T4仍然是射极输出器，vo随vI线性减少，斜率为T2级的放大倍数：

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

第18页,共68页，2024年2月25日，星期天转折区cd段：1.2V＜vI＜1.3V。T1饱和，1.3V<VC1=vI

+VCES1<1.4V,T5由截止进入放大状态,T2、T3和T4的状态同前。由于T5集电极的等效电阻减小快，vo急剧减少。转折区中点输入电压定义为门坎电压Vth，约为1.3V。

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

饱和区de段：vI

＞1.4V。T1处于倒置状态，T2、T5饱和，T3放大状态，T4截止。vo=0.3V。第19页,共68页，2024年2月25日，星期天2.输入噪声容限定义:对于TTL反相器，在保证输出高电平在其值域内的条件下，输入低电平允许的干扰脉冲最大幅度称为低电平噪声容限VNL

。

同样，在保证输出低电平在其值域内的条件下，输入高电平允许的干扰脉冲最大幅度称为高电平噪声容限，记为VNH。第20页,共68页，2024年2月25日，星期天输出高电平值域：[VOHmin，3.6V],VOHmin>2V输出低电平值域：[0.1V，VOLmax]，VOLmax

<0.5V输入低电平值域：[0.0V,VILmax]VILmax是对应于输出电平为VOHmin的输入电平，亦称为关门电平（T5截止）；VIHmin是对应于输出电平为VOLmax的输入电平，亦称为开门电平（T5饱和）。输入高电平值域：[VIHmin,5.0V]第21页,共68页，2024年2月25日，星期天适当选择VOLmax、VILmax、VIHmin

和VOHmin，获得最佳的噪声容限一个门的输出常常是另一个门的输入，如图2.2.3所示。

G2门输入低电平允许的干扰脉冲幅度为：VNL=VILmax-VOLmax

G2门输入高电平允许的干扰脉冲幅度为：VNH=VOHmin-VIHmin第22页,共68页，2024年2月25日，星期天3.输入特性输入伏安特性输入负载特性。

1)输入伏安特性:输入电流与输入电压之间的关系曲线

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

当（即vI=VIL）时，T1发射结导通，T2、T5截止，IIS称为输入短路电流。当（即vI=VIH）时，

T1发射结截止，T2、T5饱和，其反向电流即为高电平输入电流IIH,约为40μA。当随vI增加，即从-1.6mA增加至40μA。

1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

Ii

-1.0mA

-2.0mA

图2.2.4非门的输入伏安特性

VIHmin

第23页,共68页，2024年2月25日，星期天2)输入负载特性TTL门的输入端与参考电位之间接电阻R，输入电压与电阻之间的关系曲线称为输入负载特性。当电阻R很小，使时，A

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

RT1发射结导通，T2、T5截止对应于vI=VIL=0.8V的电阻称为关门（T5截止）电阻Roff。即当时，R<Roff<<

R1。由上式，vI随R线性增加。1

R

R(Ω)

Iv(V)

0

Roff

Ron

1.4

VILmax

第24页,共68页，2024年2月25日，星期天由于R>Ron=2.0k时T5饱和导通，故称Ron为开门电阻。综述:当R<Roff时，非门输出高电平，即等效输入为低电平（逻辑0）；A

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

RI1

R

R(Ω)

Iv(V)

0

Roff

Ron

1.4

VILmax

当R>Ron=2.0k时，由上式，，T1集电结导通，T2、T5饱和，限制当R>Ron时（包括R→∞，即输入端悬空），非门输出低电平，即等效输入为高电平（逻辑1）第25页,共68页，2024年2月25日，星期天4.输出特性：带上负载后，负载电流与输出电压的关系曲线。1）低电平输出特性

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

当输入为高电平（即vI=VIH）时，输出为低电平。此时，

CCV

R3

T5

RL

Li

VOL

非门

图2.2.6TTL门低电平输出等效电路

T4截止，T2、T5饱和导通，等效电路如图2.2.6。T5可以吸入负载电流，称为灌电流。有低电平输出特性和高电平输出特性

第26页,共68页，2024年2月25日，星期天T5饱和时，其集射极之间的等效电阻小（大约20Ω），且基本不变，故输出电压随负载电流线性增加,低电平输出特性如图2.2.7所示。

CCV

R3

T5

RL

Li

VOL

非门

图2.2.6TTL门低电平输出电路

图2.2.7TTL门低电平输出特性

VOL(V)

Li(mA)

0

20

10

0.2

0.6

ILLmax

VOLmax

第27页,共68页，2024年2月25日，星期天2）高电平输出特性

输入低电平（即vI=VIL）时，输出高电平。此时，T2、T5截止，T3、T4组成射极输出器,等效电路如图2.2.8。T4向负载输出电流，称为拉电流。

图2.2.1TTL非门

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

图2.2.8TTL门高电平输出等效电路

CCV

RL

Li

VOH

非门

T3

T4

R4

100Ω

第28页,共68页，2024年2月25日，星期天

当负载电流较小（负载电阻大）时，由于射极输出器输出电阻小，输出电压基本不变。

当负载电流较大（负载电阻小）时，R4上的电压较大，使T3、T4饱和，故输出电压基本上随负载电流线性下降。所以，R4的作用是限制输出电流。

图2.2.9TTL门高电平输出特性

VOH(V)

Li(mA)

0

-5

-10

2

4

图2.2.8TTL门高电平输出等效电路

CCV

RL

Li

VOH

非门

T3

T4

R4

100Ω

第29页,共68页，2024年2月25日，星期天5.扇出系数:驱动相同系列的TTL门的个数称为扇出系数,记为N。

图2.2.10非门的扇出系数

1

1

1

.

.

.

G1

Ii

当驱动门G1输出低电平时，负载门的输入电流近似等于输入短路电流IIS。如果G1吸入的最大低电平电流为ILLmax，则驱动负载门的最大个数为：

1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

Ii

-10mA

-20mA

图2.2.4非门的输入伏安特性

VIHmin

图2.2.7TTL门低电平输出特性

VOL(V)

Li(mA)

0

20

10

0.2

0.6

ILLmax

VOLmax

当驱动门G1输出高电平时，负载门的输入电流近似等于高电平输入电流IIH。如果G1输出的最大高电平电流为ILHmax，则驱动负载门的最大个数为：第30页,共68页，2024年2月25日，星期天扇出系数为：例如，74H系列门电路的参数：IIS=1.6mA,IIH=0.04mA,ILLmax=16mA,ILHmax=0.4mA,则第31页,共68页，2024年2月25日，星期天6.传输延迟时间1

A

Y

A

Y

tPHL

tPLH

50%

50%

(1)输出高电平转换为低电平的传输延迟时间tPHL：

----从输入上升沿幅值的50%对应的时刻起，到输出下降沿幅值的50%对应的时刻止所需的时间。在tPHL期间，T5管由截止转换到饱和，主要对应于T5管的开通时间。(2)输出低电平转换为高电平的传输延迟时间tPLH：----从输入下降沿幅值的50%对应的时刻起，到输出上升沿幅值的50%对应的时刻止所需的时间。(3)平均传输延迟时间tpd：

在tPLH期间，T5管由饱和转换到截止，主要对应于T5管的关断时间。所以，tPLH大于tPHL。第32页,共68页，2024年2月25日，星期天2.2.3TTL与非门/或非门/与或非门1．TTL与非门

图2.2.12TTL与非门(a)电路(b)多发射极三极管等效电路

（c）输入级等效电路

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1b1

T2

T3

T4

T5

c1

AB

T1b1

c1

c1

b1

(a)(b)（c）

A

B

c1

VVCC5=

R13k

X

X

当A、B都是高电平时，T1的２个发射结都截止，T2、T5饱和，输出低电平；当A、B中任何一个为低电平时，T1中与低电平相连的发射结导通，T2、T5截止，输出高电平；电路实现与非逻辑。X=ABPNN第33页,共68页，2024年2月25日，星期天2．TTL或非门

图2.2.13TTL或非门

A

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

B

T’2

R׳13k

VVCC5=

(3)当A为高电平时，T1的发射结截止，T2、T5饱和，输出低电平；(1)当A、B都是低电平时，T1和T1’的发射结都导通，T2

、T2’和T5截止，输出高电平；(2)当B为高电平时，T1’的发射结截止，T2’、T5饱和，输出低电平；(4)当A和B都为高电平时，T1和T1’的发射结都截止，T2、T2’、T5饱和，输出低电平。电路实现或非逻辑第34页,共68页，2024年2月25日，星期天3．TTL与或非门

图2.2.13TTL或非门

A

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

B

T’2

R’13k

VVCC5=

图2.2.14TTL与或非门

A

B

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

C

D

T’2

R’13k

VVCC5=

X

Z

或非门电路比较可知，T1’和T1改为多发射极三极管，分别实现X=AB、Z=CD。所以:第35页,共68页，2024年2月25日，星期天2.2.4TTL集电极开路门和三态门

图2.2.15TTL与非门并联

----

电路烧坏！

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

C

D

VVCC5=

R1

3k

R4

100Ω

X

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

G1

G2

AB=0CD=1普通TTL门输出端不能并联！

实际中希望并联。因为通过并联可以扩展或增强的路的功能。TTL集电极开路门和三态门的输出端可以并联。第36页,共68页，2024年2月25日，星期天

符号“

”表示集电极开路,OC门正常使用时，必须外接电阻R，与T5形成反相器。整个电路实现与非逻辑功能OC与非门输出端可以并联，如图（b）。只有Y1和Y2同时为高电平时，Y才为高电平，即Y=Y1Y2，OC门的并联线实现逻辑与，简称为线与。所以1.集电极开路门（OC门)第37页,共68页，2024年2月25日，星期天图2.2.18OC与非门外接电阻的计算

当OC输出高电平时，输出电流为IOH（等于T5管的穿透电流）,负载门输入电流为IIH,

上拉电阻R的计算（1）当输出高电平时，

R不能太大。R为最大值时要保证输出电压为VOHmin。

设n为OC门并联个数；

m为负载门的总输入端数；VCC-VOH（min）=(nI0H+mIIH)RL由：得：n+V&IIHVOH……11……mLRCC&IOHIOHOC门截止时的电流第38页,共68页，2024年2月25日，星期天

当OC门输出低电平时，灌入一个OC门的电流不超过其最大允许值IOLmax。此时负载门的输入电流近似为输入短路电流-IIS,（2）当输出低电平时

故：

R不能太小。R为最小值时要保证输出电压为VOLmax。所以：

当线与OC门中一个导通其余截止。VOLmax=VCC-IRR=VCC-（IOLmax-mIIS)RmOC门导通时的灌电流图2.2.18计算R最小值示意图IIL1n+V&VOLIR……&&……mLRCC&IOLmax第39页,共68页，2024年2月25日，星期天2.三态TTL门

图2.2.19TTLTSL与非门

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

EN

R63k

R7

T6

T7

T8

TSL钳位电路

&

▽

EN

&

▽

EN

(a)

(b)

(c)

三态门,简称为TSL门（TristateLogic）。它的输出除了常规的高电平、低电平外，还有高阻抗状态。当使能输入端

EN=1(高电平)时，T7饱和，T8截止：“▽”表示3态输出1饱和0.3V截止第40页,共68页，2024年2月25日，星期天

当EN=0(低电平)时，T7截止，T8饱和，导致T3、T4、T2和T5截止，输出电阻大，即为高阻态，记为X。

图2.2.19TTLTSL与非门

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

EN

R63k

R7

T6

T7

T8

TSL钳位电路

&

▽

EN

&

▽

EN

(a)

(b)

(c)

0饱和0.3V截止饱和0.3V截止截止第41页,共68页，2024年2月25日，星期天TSL门的应用X1XnEN=1，G1工作，DO输入到总线。EN=0，G2工作，总线向共功能电路

输入信息。第42页,共68页，2024年2月25日，星期天*2.2.5TTL门电路的产品系列1、TTL门的产品系列号为：

74/54、74H/54H、74S/54S、74LS/54LS、

74AS/54AS和74ALS/54ALS。2、在系列号后的数字则是品种代号，品种代号相同的门功能相同。例如，7400和74H00都是2输入与非门，仅是系列不同。3、而74和54系列的区别仅是工作温度和电源电压的变化范围不同，其他相同。

74系列的工作环境温度规定为0–70oC

电源电压的工作范围是5V±5%54系列的工作环境温度规定为-55-+125oC

电源电压的工作范围是5V±10%

说明54系列比74系列性能好。第43页,共68页，2024年2月25日，星期天表2.2.2不同系列TTL门的特性比较74/5474H/54H74S/54S74LS/54LS74AS/54AS74ALS/54ALS平均传输时间tpd(nS)1064101.54每门功耗P(mW)1022.5202201延时功耗积(nS·mW)1001358020304不同系列TTL门的特性和电路见教材和手册第44页,共68页，2024年2月25日，星期天2.3CMOS门电路2.3.1MOS管的开关特性2.3.2CMOS反相器的工作原理2.3.3CMOS反相器的特性2.3.4CMOS与非门/或非门2.3.5CMOS传输门/三态门/异或门*2.3.6BiCMOS门电路

由于CMOS和BiCMOS门电路性能优秀，成为门电路的主流产品。本节主要介绍CMOS门电路，然后简要介绍BiCMOS门电路。

同时包含NMOS管和PMOS管的门电路称为互补对称MOS门电路，即CMOS门电路。

CMOS工艺与双极型工艺相结合形成的门电路称为BiCMOS门。第45页,共68页，2024年2月25日，星期天2.3.1MOS管的开关特1．NMOS管的开关特性

为了使P型衬底和源区及漏区间的PN结截止，P型衬底必须接电位最低的节点（通常是NMOS管的源极）。在很多情况下，P型衬底直接接电位最低的节点，而不与源极相连，这时漏极与源极可以互换使用。

图2.3.1NMOS管的结构、电路符号、转移特性和输出特性

N+

P型衬底

S

G

D

-GSv+

N+

-

DSv+

VTN

GSv

Di(mA)

O

DSv

Di(mA)

O

TNV3

TNV5.2

TNV2

TNV

Di

D

G

S

B

Di

B

SiO2

1

4

IDN

截止区

可变电阻区

D

G

S

Di

标准符号

简化符号

第46页,共68页，2024年2月25日，星期天2.3.1MOS管的开关特1．NMOS管的开关特性

图2.3.1NMOS管的结构、电路符号、转移特性和输出特性

N+

P型衬底

S

G

D

-GSv+

N+

-

DSv+

VTN

GSv

Di(mA)

O

DSv

Di(mA)

O

TNV3

TNV5.2

TNV2

TNV

Di

D

G

S

B

Di

B

SiO2

1

4

IDN

截止区

可变电阻区

D

G

S

Di

标准符号

简化符号

当时,无导电沟道，源漏之间2个背靠背的PN结总有一个截止(nA级)，DS之间的截止电阻可达108Ω量级，等效为开关断开。

当时,P型衬底中的电子受栅极上正电荷的吸引在栅极下形成导电层，连接个2个N+岛形成N型导电沟道，在的作用下形成电流，(mA),工作在可变电阻区，等效为开关闭合。K是常数，与沟道的宽长比和半导体材料有关。Ron约为1kΩ。可变电阻区导通电阻与vGS成反比第47页,共68页，2024年2月25日，星期天

图2.3.2

NMOS管的开关特性

D

G

S

R

Iv

VDD=5V

Ov

CL

电容放电

电容充电

Iv

Ov

因为Ron约为1kΩ。为确保输出电压小于0.3V（低电平），电阻R必须大于20kΩ。

当时，NMOS管导通，电容放电，时间常数达nS级。

当时，NMOS管截止，电容充电，充电时间常数大于放电时间常数，达100nS左右,故输出的上升沿比下降沿慢。第48页,共68页，2024年2月25日，星期天2．PMOS管的开关特性

PMOS管的特性亦与NMOS管相似。区别是，开启电压VTP为负值，即栅极电位低于源极电位|VTP|,PMOS管导通,否则截止。源极电位高于漏极电位，形成流出漏极的导通电流。N型衬底必须接电位最高的节点（通常是PMOS管的源极）。第49页,共68页，2024年2月25日，星期天2.3.2CMOS反相器的工作原理

当

时，，NMOS管截止，PMOS导通（可变电阻区）。即，，输出高电平

当时，，NMOS管导通（可变电阻区），PMOS截止。即，，输出低电平综上所述，电路实现逻辑非电源电压：由电路，得第50页,共68页，2024年2月25日，星期天2.3.3CMOS反相器的特性1．电压传输特性

ab段：

,TN截止,TP导通,de段：

,TN导通,TP截止,bcd段：

,TN和TP都导通,导通电阻与栅源电压的绝对值成反比。

vI增加，使增加，的绝对值减小，导致RN减小，RP增大。因此，vI增加使vo减小。第51页,共68页，2024年2月25日，星期天当时，传输特性的中点c，阈值电压为VDD/2。CMOS门的输入噪声容限大，近似为：

在中点，电源到地的等效电阻最小，电源电流最大，这正是产生动态尖峰电流的原因。转折区电压变化率大，可以作为放大器。第52页,共68页，2024年2月25日，星期天2．输入伏安特性增加输入保护等电路，即构成实际的CMOS门电路。

当时，D1导通，输入电流等于其导通电流，MOS管栅极电位近似等于VF+VDD；

设VF是二极管的正向导通电压，则当时，二极管截止，输入电流近似等于零，MOS管栅极电位等于输入电压

当时，D2导通，输入电流等于其导通电流，MOS管栅极电位近似等于-VF。

因此，MOS管栅极电位被限制在[-VF，VDD+VF]第53页,共68页，2024年2月25日，星期天3．输出特性（1）低电平输出特性

当电源电压改变时，TN的栅源电压变化，所以，绘出了多只曲线。

输入高电平（vI=VDD）时，输出为低电平。此时，TP截止，TN导通。低电平输出特性是TN的输出特性第54页,共68页，2024年2月25日，星期天（2）高电平输出特性

输入低电平（即vI=0V）时，输出为高电平。此时，TP导通，TN截止。高电平输出特性是TP的输出特性

当电源电压改变时，输出高电平向上平移，所以，绘出了多只曲线。CMOS门的其他特性与TTL门类似（只是参数不同），不再赘述。第55页,共68页，2024年2月25日，星期天2.3.4CMOS与非门/或非门CMOS逻辑同样可以实现各种逻辑功能的门(与门、或门、与非门、或非门、与或非门、异或门、同或门、漏极开路门等)1．CMOS与非门

当A=B=1时，TN1和TN2导通，TP1和TP2截止，输出低电平，Y=0。

当输入有一个为低电平时，栅极接低电平的NMOS管截止、PMOS管导通，输出高电平，Y=1。1．CMOS与非门第56页,共68页，2024年2月25日，星期天2.CMOS或非门

当输入全为低电平，即（A=B=0）时，TN1和TN2截止，TP1和TP2导通，输出高电平，Y=1。当输入有高电平时，栅极接高电平的NMOS管导通、PMOS管截止，输出低电平，Y=0。第57页,共68页，2024年2月25日，星期天3.带缓冲级的CMOS与非门

在与非门中，由于PMOS管并联，NMOS管串联，致使输出电阻在高低电平时输出电阻不同，并且抬高了低电平电位。

为了克服这些缺点，在每个输入端、输出端各增设一级反相器组成带缓冲级的CMOS与非门。第58页,共68页，2024年2月25日，星期天2.3.5CMOS传输门/三态门/异或门1.CMOS传输门

门电路只能将数字信号从输入端传递到输出端，而传输门