触发器和时序逻辑电路

关于触发器和时序逻辑电路21.1双稳态触发器1基本RS触发器&G2&G121.1.1RS触发器第2页,共75页，2024年2月25日，星期天&G2&G101若：(1)输入,时输出变为：若：触发器由“1”翻转为“0”不变第3页,共75页，2024年2月25日，星期天10&G2&G1(2)输入,时若：输出变为：若：不变触发器由“0”翻转为“1”第4页,共75页，2024年2月25日，星期天11输出保持原状态&G2&G1(3)输入,时若：若：不变不变——具有记忆功能。第5页,共75页，2024年2月25日，星期天输出在信号没有撤销全是1，撤销后“不定”。&G2&G1(4)输入,时不定00第6页,共75页，2024年2月25日，星期天(5)基本RS触发器的功能表第7页,共75页，2024年2月25日，星期天(6)逻辑符号Q低电平有效第8页,共75页，2024年2月25日，星期天(7)波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许第9页,共75页，2024年2月25日，星期天基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。第10页,共75页，2024年2月25日，星期天2可控RS触发器&G2&G1&G4&G3CP1）电路简介构成基本触发器导引电路R、S置“0”，置“1”信号输入端CP时钟脉冲输入端（正脉冲）CP=0保持不变CP=1根据R、S变化，过去后不变。直接复位和置位端。第11页,共75页，2024年2月25日，星期天&G2&G1&G4&G3CP2)、工作情况分析时钟脉冲来到之前的状态（CP=0）时钟脉冲来到之后的状态（CP=1）(1)S=1，R=0（时钟到，正脉冲）01=1第12页,共75页，2024年2月25日，星期天&G2&G1&G4&G3CP(2)S=0，R=1（时钟到，正脉冲）10=0(3)S=0，R=0（时钟到，正脉冲）=(4)S=1=R（时钟到，正脉冲）禁用第13页,共75页，2024年2月25日，星期天3)简化的功能表第14页,共75页，2024年2月25日，星期天4)逻辑符号RDSDRSCQ第15页,共75页，2024年2月25日，星期天5)波形图CPRSQ第16页,共75页，2024年2月25日，星期天主要特点（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。第17页,共75页，2024年2月25日，星期天3、计数式RS触发器设触发器的初始状态为0。根据同步RS触发器的逻辑功能可知，第1个时钟脉冲C到来时，因R=Q=0、S=Q=1，所以触发器状态翻转为1，即R=Q=1、S=Q=0；第2个时钟脉冲C到来时，触发器状态翻转为0，即R=Q=0、S=Q=1。由此可见，每输入一个时钟脉冲C，触发器状态翻转一次，故称为计数式RS触发器，计数式触发器常用来累计时钟脉冲C的个数。第18页,共75页，2024年2月25日，星期天21.1.2J-K触发器R2S2CF从R1S1CF主CPKJCP=1时，主触发器工作，从触发器被封锁，即触发器的输出状态保持不变。1、主、从触发器CP=0时，即CP由1变为0时，主触发器被封锁，从触发器工作，其输出状态与主触发器的输出状态一致。第19页,共75页，2024年2月25日，星期天2、工作情况R2S2CF从R1S1CF主CPKJ(1)J=1，K=0（时钟到，正脉冲）=1第20页,共75页，2024年2月25日，星期天(2)J=0，K=1（时钟到，正脉冲）=0R2S2CF从R1S1CF主CPKJ(3)J=K=0（时钟到，正脉冲）=第21页,共75页，2024年2月25日，星期天R2S2CF从R1S1CF主CPKJ(4)J=K=1（时钟到，正脉冲）=计数第22页,共75页，2024年2月25日，星期天CPQJ=K=1时：第23页,共75页，2024年2月25日，星期天功能表逻辑符号RDSDCQKJ下降沿翻转！第24页,共75页，2024年2月25日，星期天时序图CPQ下降沿翻转！第25页,共75页，2024年2月25日，星期天第26页,共75页，2024年2月25日，星期天21.1.3D触发器&&&G3&&D&CPG2G1G6G5G4构成基本触发器时钟控制数据输入第27页,共75页，2024年2月25日，星期天RDSDDCQ功能表逻辑符号Qn+1=Dn第28页,共75页，2024年2月25日，星期天CPDQ例：画出D触发器的输出波形。第29页,共75页，2024年2月25日，星期天21.1.5

触发器逻辑功能的转换RDSDCQJDK功能表1.将JK触发器转换为D触发器第30页,共75页，2024年2月25日，星期天功能表RDSDCQJTK2.将JK触发器转换为T触发器第31页,共75页，2024年2月25日，星期天21.2寄存器寄存器：在数字电路中，用来存放二进制数据或代码的电路。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。分类：数码寄存器和移位寄存器两大类。并行串行存放数据方式：并行串行取出数据方式：寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。第32页,共75页，2024年2月25日，星期天21.2.1数码寄存器四位数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3清零取数脉冲寄存脉冲(CP)2341工作原理（1011）1）、清零寄存指令未到2）、寄存3）、取数第33页,共75页，2024年2月25日，星期天21.2.2移位寄存器

所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。寄存器左移(a)寄存器右移(b)寄存器双向移位(c)第34页,共75页，2024年2月25日，星期天21.2.2移位寄存器移位寄存器：存放数码和移位移位：来一移位脉冲，触发器的状态向右或向左移动一位。工作原理（1011）1）、清零2）、输入数码第35页,共75页，2024年2月25日，星期天1、4位右移移位寄存器并行输出2）、存数码和移位1）、先用RD（负脉冲）将各个触发器清零。第36页,共75页，2024年2月25日，星期天第37页,共75页，2024年2月25日，星期天21.3计数器能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······第38页,共75页，2024年2月25日，星期天1.异步二进制加法计数器21.3.1二进制计数器1）状态表Q3Q2Q1Q0

00000010001120010230011340100450101560110670111781000891001910101010十进制数计数脉冲数11101111121100121311011314111014151111151600000第39页,共75页，2024年2月25日，星期天2）电路（1）最低位来一个时钟脉冲翻转一次（2）高位都是在其相邻低位触发器由1变0，进位翻转。（3）J-K触发器组成。（4）进位脉冲从Q输出，送到相邻高位触发器的CP端。a.特点第40页,共75页，2024年2月25日，星期天b.工作波形CPQ0Q1Q212345678Q3C.缺点速度慢，精度差。第41页,共75页，2024年2月25日，星期天2、同步二进制加法计数器1）电路（1）F0，来一个脉冲翻转一次，J0=K0=1（2）F1，Q0=1时，来一个脉冲翻转一次，J1=K1=Q0（3）F2，Q1=Q0=1时，来一个脉冲翻转一次，J2=K2=Q1Q0（4）F2，Q2=Q1=Q0=1时，来一个脉冲翻转一次，J2=K2=Q2

Q1Q0Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CPJ3Q3Q3K3&第42页,共75页，2024年2月25日，星期天2）工作情况第43页,共75页，2024年2月25日，星期天

分析图示逻辑电路的逻辑功能,说明其用途.设初始状态为“0000”。JJJKKK清零计数脉冲Q2Q1Q0F0F1F2第44页,共75页，2024年2月25日，星期天解：分析：

从各触发器的C端连接来看，这是一个异步工作方式的计数器。其中，F0和F2的C与计数脉冲相连，F1的时钟端C=Q0，即F1只有在Q0的状态从1变为0时才能翻转。（1）各J、K、CP端的逻辑式（Q0每从1变为0时，翻转一次）Q1返回第45页,共75页，2024年2月25日，星期天（2）列状态表注意到F1只有在Q0的状态从1变为0时才能翻转C012345K2111111J1111111J2000100K1111111J0111101K0111111Q2Q1Q0000001010011100000第46页,共75页，2024年2月25日，星期天3功能：这是一个五进制的异步加法计数器。时序图如下CQ0Q1Q212345第47页,共75页，2024年2月25日，星期天21.3.2十进制计数器用四位二进制数来代表十个十进制数码0～9四位二进制数共有16个状态，用于代表0～9时会多余出6个状态。编码方式的不同，决定了状态的取舍。最常用的编码方式为8421码第48页,共75页，2024年2月25日，星期天1、同步十进制加法计数器Q3Q2Q1Q0JJJJKKKK计数脉冲J0=K0=1；J1=

Q3Q0，K1=Q0；

J2=K2=

Q1Q0；J3=Q2Q1Q0，K3=Q0返回（1）各J、K端的逻辑式（控制方程）第49页,共75页，2024年2月25日，星期天J0=K0=1；J1=

Q3Q0，K1=Q0；J2=K2=

Q1Q0；J3=Q2Q1Q0，K3=Q0C012345678910J3K3J2K2J1K1K0J0Q3Q2Q1Q0000000010010001101000101011001111000100100000000001101001111000000110111111100000011010011110000001111111111000000110100001100000011（2）列状态表第50页,共75页，2024年2月25日，星期天（3）、波形图Q2CP12345678910Q1Q0Q3第51页,共75页，2024年2月25日，星期天74LS90内部含有两个独立的计数电路：一个是模2计数器(CPo为其时钟，Qo为其输出端)，另一个是模5计数器(CP1为其时钟，Q1Q2Q3为其输出端)。

外部时钟CP是先送到CPo还是先送到CP1，在Q3Q2Q1Q0这四个输出端会形成不同的码制。2、异步十进制加法计数器（二-五-十进制计数器）第52页,共75页，2024年2月25日，星期天S9（1）CT74LS2901234567141312111098S9（2）Q2Q1Q3Q0CP0CP1R0（1）R0（2）UCCGND×R0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q0110××

0

×11×0×00×0×0××0×00×

00001001

计数计数计数计数CT74LS290的管脚图和功能表第53页,共75页，2024年2月25日，星期天R0(1)R0(2)S9(1)S9(2)Q3Q2Q1Q0XX111001110X000011X000000X0X0XX0X00XX0X0计数状态74LS90功能表归纳：1.74LS90在“计数状态”或“清零状态”时，均要求S9(1)和S9(2)中至少有一个必须为“0”。2.只有在R0(1)和R0(2)同时为“1”时，它才进入“清零状态”；否则它必定处于“计数状态”。第54页,共75页，2024年2月25日，星期天Q3Q2Q1Q0F3F2F1F0&&CP0CP1JKJKKJJKS9(1)S9(2)R0(1)R0(2)CT74LS290的内部逻辑图第55页,共75页，2024年2月25日，星期天第56页,共75页，2024年2月25日，星期天1.只接CP0时,由Q0输出,为二进制计数器。2.只接CP1时，由Q3、Q2、Q1输出，为五进制计数器。3.将Q0与CP1连接,由CP1输入计数脉冲,可得十进制计数器。4.利用“反馈清零法”,可得到小于十的任意进制计数器。逻辑功能第57页,共75页，2024年2月25日，星期天

用反馈清零法将CT74LS290连接成6进制计数器。Q3Q2Q1Q0C0C1S9(1)S9(2)R0(1)R0(2)1.首先将Q0与CP1连接组成十进制计数器。2.将置位端接0,Q2和Q1端反馈至清零端。例：返回第58页,共75页，2024年2月25日，星期天原理分析：设初始状态为00001.因为R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数状态，从0000开始计数。2.当第五个计数脉冲过后，输出为0101。再来一个计数脉冲时，输出变为0110，由于Q1和Q2分别接R0(1)和R0(2)清零端，所以0110这个状态，刚一出现，马上又变为0000。第59页,共75页，2024年2月25日，星期天5K5K5K8+UCC562731GND41GND2低电平触发端3输出端4复位端6高电平触发端7放电端8正电源端5～18VC1C221.5由555集成定时器组成的单稳态触发器21.5.1555集成定时器第60页,共75页，2024年2月25日，星期天21.2.2由555定时器组成的单稳态触发器5K5K5K8+UCC5627314+UCC+UCC0.01µFuiu0RCucucuiu0tpttttp=RC

ln3=1.1RCC1C2第61页,共75页，2024年2月25日，星期天单稳态触发器的主要用途:1.用作定时控制,改变RC参数大小,可改变输出高电平时间宽度,即改变定时时间.2.用于脉冲整形。第62页,共75页，2024年2月25日，星期天21.5.3由555定时器组成的多谐振荡器8+UCC56315K5K5K274+UCC+UCCR2R1CuoucC1C2返回第63页,共75页，2024年2月25日，星期天ucuotp1tp21.上电初期,电容电压小于,比较器2输出低电平,使触发器输出高电平。放电管截止。2.电容充电使电压uc上升到大于时，比较器1输出低电平，使触发器输出低电平。放电管导通，电容放电使电压uc下降。3.当电压下降到时，比较器2输出低电平使触发器又输出高电平，放电管截止，电容电压重新因充电而重新上升。重复步骤1。tt第64页,共75页，2024年2月25日，星期天振荡频率的计算：tp1:uc

从上升到所需的时间为tp1tp2:uc

从下降到所需的时间为tp2振荡周期:振荡频率:返回第65页,共