微机接口基本知识

关于微机接口基本知识2024/4/2827.1微机接口7.1.1接口的概念7.1.2~7.1.3接口的功能和组成7.1.4接口的分类补充：多功能接口芯片82380第2页,共59页，2024年2月25日，星期天2024/4/2837.1.1接口的概念接口：CPU与“外界”的连接电路，是CPU与外界进行信息交换的中转站。外界：除CPU以外的所有设备和电路； 如主存储器、输入输出设备、通信设备等；连接电路：硬件设备；设置接口的原因：CPU与外设的工作速度不一致；信号线的功能定义、逻辑定义、时序关系等不兼容；减轻CPU的负担，提高CPU的工作效率；有利于CPU和各设备硬件的独立发展。第3页,共59页，2024年2月25日，星期天2024/4/284接口技术接口技术是硬件和软件的综合技术；使CPU与外界达到最佳连接；实现CPU与外界的高效、可靠地信息交换；接口技术的应用计算机所涉及的所有领域；第4页,共59页，2024年2月25日，星期天2024/4/2857.1.2~7.1.3接口的功能和组成数据寄存器状态寄存器控制寄存器CPU外设DBABCBCBDB接口片内端口地址译码电路数据缓冲/锁存器CB读/写中断控制逻辑其他功能第5页,共59页，2024年2月25日，星期天2024/4/286接口的功能1

——数据缓冲功能执行作为CPU与外设之间数据中转站；用于CPU与慢速外设之间，可协调二者的速度差异；数据中保存在接口的数据寄存器中；数据缓冲的方式数据缓冲器暂存数据；完成本次数据传送后，其中数据就会发生变化；数据锁存器暂存数据；在有新的数据写入之前，其中数据不会更改；第6页,共59页，2024年2月25日，星期天2024/4/287接口的功能2

——设备选择功能执行接口内部的数据寄、控制、状态寄存器都是CPU可访问的；接口外部和内部都需要对CPU当前的操作部件进行选择；选择方式根据CPU发出的地址进行译码，从而确定当前操作部件；第7页,共59页，2024年2月25日，星期天2024/4/288接口的功能3

——信号转换功能作用完成CPU与外设之间传送信号的各类转换；功能类型数据宽度转换串行接口中需要的串-并、并-串转换；数据格式转换工程接口中常用的数-模、模-数转换；时序或电平转换时序配合第8页,共59页，2024年2月25日，星期天2024/4/289接口的功能4

——执行CPU命令功能执行CPU按照控制字格式准备好控制字；接口初始化时，由CPU将控制字写入接口内部寄存器；接口工作时，译码控制字，进行规定的操作；控制字（命令字）：一串二进制数据每一位具有不同的含义，表示CPU对外设或接口的控制信息；不同的接口芯片，控制字的数目和格式也不同；第9页,共59页，2024年2月25日，星期天2024/4/2810接口的功能5

——接收外设状态功能执行在外设工作期间，接口接收其工作状态信息，形成状态字，保存于状态寄存器中；状态字随时根据外设状态的变化而改变；CPU需要了解外设工作状态时，从接口中直接读取该状态字；状态字：一串二进制数据每一位具有不同的含义，反映当前外设的某种状态；第10页,共59页，2024年2月25日，星期天2024/4/28117.1.4I/O接口分类简单接口由SSI或MSI的集成逻辑芯片构成；不可编程的接口电路，适用于任务简单的场合。可编程接口由LSI的集成接口芯片构成；可通过编程的方式，指定每次接口的使用方式；使用灵活、适应面宽、种类繁多；可分为通用接口和专用接口两类；智能型结构I/O处理器（8089）或单片微机。第11页,共59页，2024年2月25日，星期天2024/4/2812补充：多功能接口芯片8238082380是专门为32位系统设计的超大规模集成I/O接口芯片；1个8通道的32位DMAC；1个由3个8259A级联形成的20级中断控制器；4个16位的定时计数器；其他控制电路；系统复位、DRAM刷新控制、内部总线仲裁与控制、可编程等待状态控制；采用PGA封装，有132个引脚。第12页,共59页，2024年2月25日，星期天2024/4/281380386局部总线总线接口内部总线仲裁和控制等待状态控制DRAM刷新控制20级中断控制器CPU复位控制32位8通道DMA控制器数据总线地址总线控制总线定时器0定时器1定时器2定时器311多功能接口芯片82380第13页,共59页，2024年2月25日，星期天2024/4/28147.2I/O设备数据传送方式7.2.1端口寻址方式7.2.2CPU与外设之间的信息传送方式第14页,共59页，2024年2月25日，星期天7.2.1端口寻址方式1、I/O端口的寻址方式补充：端口的概念P453.1.3对端口的寻址方式P485.输入输出指令P2111.IO端口的寻址方式2、I/O端口地址空间及分配3、I/O端口地址译码技术第15页,共59页，2024年2月25日，星期天2024/4/28161、I/O端口的寻址方式（1）I/O端口的概念接口电路中能被CPU直接访问的寄存器；端口的类型数据端口状态端口命令端口端口与接口的关系：

一个接口电路由若干个端口及其他控制电路组成。不同接口中端口的数目不定，但类型只有三种；每个端口可接收多种格式的同类信息（CPU可读写）（CPU只读）（CPU只写）第16页,共59页，2024年2月25日，星期天2024/4/2817（2）端口地址的编址方式（1/2）统一编址方式将I/O系统与主存系统作为一个整体进行编址；优点：访问I/O端口可使用访存指令，操作类型多样，使用灵活；I/O端口有较大的编址空间；缺点：占用主存空间，使实际主存容量减小；I/O访问的指令字长较长，执行速度慢。00000HFFFFFH以20位主存地址、16位I/O地址为例主存储器I/O设备EFFFFHF0000H第17页,共59页，2024年2月25日，星期天2024/4/2818（2）端口地址的编址方式（2/2）独立编址方式将I/O系统与主存系统分别编址；特点：I/O端口地址不占用主存空间；使用专用的I/O指令，指令字长短，执行速度快；00000HFFFFFH主存储器I/O设备0000HFFFFH以20位主存地址、16位I/O地址为例第18页,共59页，2024年2月25日，星期天2024/4/2819（3）I/O端口操作指令指令格式输入指令： INAL/AX,PORT/DX功能：将指定端口中的8/16位数据送到累加器AL/AX中；输出指令： OUTPORT/DX,AL/AX功能：将累加器AL/AX中的数据送到指定端口上输出；指令注意：PORT/DX：根据地址宽度决定表示方法8位端口地址(0~0FFH)，可直接在指令中出现；16位端口地址(100H~3FFH)，必须由DX在指令中给出。I/O指令在书写格式上两操作数的位数不一定一致。一个操作数为数据，另一个操作数为地址。第19页,共59页，2024年2月25日，星期天2024/4/2820I/O指令举例假设80H、100H均为8位数据端口；40H为16位数据端口；(DX)=100HCPUAHAL接口INAL,80H;从80H端口中读取一个字节的数据送AL40H80H100H101HINAX,DX;从100H和101H两个端口中读取一个字送AXOUT40H,AX;向40H端口写一个字（AX的内容）OUTDX,AL;向100H端口写一个字节（AL的内容）00000000000000000000000011111111111111110000000011111111第20页,共59页，2024年2月25日，星期天2024/4/28212、I/O端口地址空间及其分配I/O接口硬件分类系统板上的I/O芯片：可编程的大规模集成电路；I/O扩展槽上的接口控制卡：若干集成电路按一定的逻辑功能组成的部件I/O端口的地址分配IBM-PC机的I/O端口地址范围为0~3FFH，共1024个。地址分配：0~1FFH:主板芯片200H~3FFH:扩展槽0~0FFH:主板芯片100H~3FFH:扩展槽后改为与具体的系统相关第21页,共59页，2024年2月25日，星期天2024/4/2822常用接口芯片的地址分配接口芯片可用地址范围单片使用的实际地址范围8237A(DMAC)0000~001FH0000~000FH8259A(中断控制器)0020~003FH0020~0021H8253A

(定时计数器)0040~005FH0040~0043H8255A

(并行接口芯片)0060~007FH0060~0063H第22页,共59页，2024年2月25日，星期天2024/4/28233、I/O端口地址译码技术（1）端口地址译码的概念（2）译码电路的分析与设计第23页,共59页，2024年2月25日，星期天2024/4/2824（1）端口地址译码的概念I/O端口地址译码电路的作用将CPU发出的地址信号转换成对应端口的选通信号；I/O端口地址译码电路的外部信号输入信号地址信号A0~A9读写控制信号IOR#,IOW#DMA地址允许信号AEN输出信号芯片或端口的选通信号，低电平有效。1——非CPU访问IO系统0——是CPU访问IO系统第24页,共59页，2024年2月25日，星期天2024/4/2825片间译码，即接口寻址，产生某接口芯片的有效片选信号。译码器正常工作的任何时刻，只有一根输出信号有效，表示当前CPU对该接口操作。片内译码，即端口寻址，选择当前操作的具体端口。I/O地址译码方法第25页,共59页，2024年2月25日，星期天2024/4/2826（2）译码电路的分析与设计由门电路构成的固定式单端口地址译码电路；由译码器构成的固定式多端口地址译码电路；由地址开关和比较器构成的可选式多端口地址译码电路；第26页,共59页，2024年2月25日，星期天2024/4/2827a）固定式单端口地址译码电路基本元器件采用门电路，常用类型：四输入与非门74LS20八输入与非门74LS30二输入或门74LS32非门74LS04译码电路设计思想：分析输入/输出信号的类型，采用门电路组合；注意，译码电路的读写特性。第27页,共59页，2024年2月25日，星期天2024/4/2828例1.设计I/O端口地址为2F8H的只读译码电路。输入/输出信号输入信号：10位地址（2F8H）和IOR#、AEN输出信号：Y#（2F8H端口的选通信号，低电平有效）译码电路设计思想：两个与非门才可以考虑全部输入信号；与非门的输入为全1才可以唯一确定某地址，输出为0；两个与非门的输出通过或门得到有效的端口选择信号。第28页,共59页，2024年2月25日，星期天2024/4/2829A9A8A7A6A5A4A3A2A1A0AENIOR#74LS3074LS2074LS32101111100000Y#0002F8H的只读译码电路2F0H0第29页,共59页，2024年2月25日，星期天2024/4/2830阅读下图，

分析IO端口地址当且仅当A9~A2=10111100时，与非门的输出为0；否则与非门输出均为1.A1~A0为片内译码的地址读写控制10111110011010该接口电路内部共4个端口第30页,共59页，2024年2月25日，星期天2024/4/2831b）固定式多端口地址译码电路采用译码器设计译码电路；常用译码器简介：3-8译码器74LS138（外部特性图、内部结构图、逻辑功能表）4-16译码器74LS154（外部特性图、内部结构图、逻辑功能表）双2-4译码器74LS139（外部特性图、内部结构图、逻辑功能表）双2-4译码器74LS155（外部特性图、内部结构图、逻辑功能表）译码器译码的特点：一般对多个连续的地址或地址段进行译码。译码器的多个输出分别对应于不同端口或接口的选通信号。第31页,共59页，2024年2月25日，星期天2024/4/283274LS138译码器外部特性图地址输入引脚输入信号A、B、C:

将所要译码的三位地址信号引入译码器。输出信号Y0#~Y7#:译码之后的选通信号，可选择8个端口或接口使能信号G1、G2A#、G2B#:

当且仅当G1＝1、G2A#＝0、G2B#＝0时，译码器正常工作。使能控制引脚选通信号输出引脚第32页,共59页，2024年2月25日，星期天2024/4/283374LS138译码器内部结构图第33页,共59页，2024年2月25日，星期天2024/4/283474LS138译码器逻辑功能表第34页,共59页，2024年2月25日，星期天2024/4/283574LS154译码器外部特性图使能信号输入信号第35页,共59页，2024年2月25日，星期天2024/4/283674LS154译码器内部结构图第36页,共59页，2024年2月25日，星期天2024/4/283774LS154译码器逻辑功能表第37页,共59页，2024年2月25日，星期天2024/4/283874LS139译码器的外部特性图第38页,共59页，2024年2月25日，星期天2024/4/283974LS139译码器的内部结构图第39页,共59页，2024年2月25日，星期天2024/4/284074LS139译码器的逻辑功能表第40页,共59页，2024年2月25日，星期天2024/4/2841A2A2分析IO端口地址当且仅当A9~A6=1010时，与非门输出为0；则使译码器74LS138的G2B#=0Y0#接接口芯片的片选，则输入的地址A5~A3=000时，该接口电路被选中。A2~A0作为片内端口选择的地址信号，表示该接口电路中共有8个端口。101101001101第41页,共59页，2024年2月25日，星期天2024/4/2842例2.使用译码器设计一个系统板上接口芯片的I/O端口地址译码电路，并且让每个接口芯片内部的端口数目为32个。

输入信号：端口地址A9~A0、AEN、及IOR#、IOW#地址信号的分配：系统板上I/O端口地址范围为000~0FFH，则译码地址为A7~A0；每个接口芯片内部的端口数目为32个，则片内译码地址为A4~A0;故，片间译码的地址为A7~A5，可以使用3-8译码器；74LS138的外部信号：地址输入信号：A、B、C（A7~A5）；使能输入信号：G1、G2A#、G2B#（AEN、A8、A9）片选输出信号：各接口芯片的选通信号第42页,共59页，2024年2月25日，星期天2024/4/2843固定式多端口地址译码电路ABCG1G2A#G2B#74LS138Y0#Y1#Y2#Y3#Y4#Y5#Y6#Y7#A5

A6A7AENA8A90000000111111100000

即000～01FH接DMAC的片选端00001

即020～03FH接中断控制器的片选端00010

即040～05FH接定时/计数器的片选端100IOW#74LS32DMA页面寄存器的片选写信号(80H～9FH)74LS32NMI屏蔽寄存器的片选写信号该电路的译码地址范围是0～0FFH若该电路的译码地址范围改为100~1FFH，该如何设置？第43页,共59页，2024年2月25日，星期天2024/4/2844c）利用地址开关、译码器、比较器设计可选式译码电路译码电路设计结构固定译码部分：使用译码器做固定式多端口译码；可选译码部分：使用地址开关和比较器选择地址范围；比较器比较的对象地址开关的状态、地址总线上的信号；比较器比较的结果采用A=B的输出结果，作为固定译码部分的选通；第44页,共59页，2024年2月25日，星期天2024/4/2845Vcc开关闭合：低电平（0）开关断开：高电平（1）DIP地址开关第45页,共59页，2024年2月25日，星期天2024/4/2846比较器74LS85外部特性图级联输入（用于>4位的数据比较，接低位的比较输出端）比较输出比较数据输入（2个4位数据）第46页,共59页，2024年2月25日，星期天2024/4/2847比较器74LS85逻辑功能表第47页,共59页，2024年2月25日，星期天2024/4/2848例3.设计扩展板上的I/O端口地址译码电路，要求扩展板上每个接口芯片的内部端口数目为32个，且端口地址可选。扩展板上的I/O端口地址范围为100H~3FFH

即0100000000~0111111111

1000000000~1011111111

1100000000~1111111111地址分析A9A8状态为00时，译码器不工作；接口内部32个端口，则A4A3A2A1A0为片内译码地址；译码电路设计可选译码部分：若采用74LS85，则可选地址为A9A8；固定部分：其余的地址A7A6A5采用固定式译码。第48页,共59页，2024年2月25日，星期天2024/4/2849扩展板上的可选式端口地址译码电路A0A1A2A3B0B1B2B3A=BA=BA<BA>BVccA8A9S0S1ABCG2A#G2B#G1A5

A6A7AENY0#Y1#…………Y6#Y7#74LS13874LS85DIP≥1A8A9…………010110001译码地址范围：220H~23FH若S0S1均断开，则Y4#所译码的地址范围是多少？第49页,共59页，2024年2月25日，星期天2024/4/2850分析IO端口地址当且仅当A9~A2的信号与开关状态相同时，比较器74LS688输出有效的低电平；经过或门，可选通接口电路。若图中接口电路的地址范围是330H~333H，则开关K7~K0分别应为什么状态？第50页,共59页，2024年2月25日，星期天2024/4/28517.2.2CPU与外设之间的信息传送方式1、无条件传送方式2、程序查询传送方式3、中断传送方式4、DMA传送方式第51页,共59页，2024年2月25日，星期天2024/4/28521、无条件传送方式工作过程CPU需要传送数据时，直接将数据送至指定外设；接口要求接口电路中只需要有数据寄存器即可；程序设计要点使用输入输出指令，CPU主动与指定端口数据传送；适用场合与简单外设的数据传送。（外设始终就绪）第52页,共59页，2024年2月25日，星期天2024/4/28532、程序查询传送方式工作过程CPU传送数据之前先检查外设的状态，若没有准备好，则继续查询等待，直至外设就绪即进行数据传送；接口要求接口电路中需要数据寄存器和状态寄存器；CPU主动查询，程序控制数据传送过程，简单易行；每次查询之后只能使用IO指令传送一个数据；数据传输率不高，CPU时间浪费较多。适用场合CPU不太忙且对传送速度要求不高的系统。第53页,共59页，2024年2月25日，星期天2024/4/2854程序查询传送方式的程序设计程序设计流程CPU获取外设的状态；使用IN指令，读接口电路的状态端口中的状态字；状态字随外设的工作情况而更新；判断状态字中的对应位，以决定程序的流向；若外设就绪，则进行数据传送；CPU使用