ch10 数字信号与数字系统

本学期教学内容——电气工程学概论（2）第10章数字信号与数字逻辑系统电工与电子技术AⅡ第12章数字控制系统第13章数据通性系统第16章运算放大器件第17章晶体管放大电路第18章半导体开关器件及其应用信号与系统篇器件篇第10章数字信号与数字逻辑系统系统篇10.1

数字信号

10.2二进制数及其运算

10.3数模（A/D)与模数(D/A)信号转换

10.4数字信号与逻辑

10.5数字逻辑系统第10章数字信号与数字逻辑系统系统是围绕实现某种既定目标将若干实体组织起来的一个有机的整体，系统中的实体成为部件；系统是一个信息处理器，对外部激励做出实现其目标所要求的响应。处理数字信号的系统成为数字系统

温度信号123456501001502002503000t(s)T(ºC)1234562550751000t(s)u1(mV)§10.1数字信号1物理信号2

模拟信号

模拟信号3

连续信号数字信号t(s)u1*(mV)0T2T3T4T5T6T7T255075100采样信号6离散信号4

数字信号5

采样信号01信号是具体的信息是抽象的例如：红黄绿信号灯信号是信息的载体。“信号是信息的表现形式”。2基本元素取值二值{0，1}一、数字信号的描述1数字信号是一种离散信号01

例：信号灯的状态亮灭2.4~5V0~0.4V“1”“0”它们可以用电子器件的开关特性来实现。产生离散信号电压或数字电压。电压(V)二值逻辑电平3.5~51H(高电平)0~1.50L(低电平)离散信号电压或数字电压通常用逻辑电平来表示。例如：逻辑电平与电压值的关系可用下表来描述：亮灭2.4~5V0~0.4V高电平低电平“1”“0”3信号的数字表示1)数量信号2)符号信号转换原则标准约定3)逻辑信号—短除法或找最大（每位权值）—国际标准、国家标准及行业标准0

或1

逻辑“0”和逻辑“1”表示彼此相关又互相对立的两种状态。不是表示大小。例如：“是”与“非”、“真”与“假”“开”与“关”、“低”与“高”等等。因而常称为数字逻辑。如：p203描述信号：脉冲信号尖顶波t高电平低电平上升沿下降沿矩形波t脉冲幅度

A脉冲上升沿tr

脉冲周期T脉冲下降沿tf

脉冲宽度（脉冲持续时间）tp

脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波脉冲频率f

抗干扰能力增强二、数字信号的存储与传输n位数据n条数据线（传送）n个数据单元（存储）三、数字信号的传输四、数字电路的优点（1）便于高度集成化。（2）工作可靠性高、抗干扰能力强。（3）数字信息便于长期保存。（4）数字集成电路产品系列多、通用性强、成本低。（5）保密性好。§10.2二进制数及其运算一、二进制数二进制：以0、1为基数的记数体制，遵循逢二进一的规律。例（11011）2==(27)10二进制的优点：用电路的两个状态---0、1来表示二进制数，数码的存储和传输简单、可靠。二进制的缺点：位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转换成十进制数。二——十进制的转换十进制：0~9十个数码，“逢十进一”。P206例题二、最基本的运算——求和运算11011001+举例：A=1101,B=1001，计算A+B。011010011加法运算的基本规则：(1)逢二进一。最低位是两个数的相加，不需考虑进位(2)其余各位都是三个数相加，包括加数、被加数和低位来的进位。(3)任何位相加都产生两个结果：本位和及向高位的进位负数采样补码的形式表示表示二进制数的方法有三种：即原码、反码和补码补码＝反码＋1

为了区分正负数把最高位（MSB）作为符号位补码——加减法运算负数采用补码表示后，就可以把减法转换为加法例：15-10=15+(-10)=5注：(15)10[(-10)10]源

[

(-10)10]补原码：

1111-1010__________0101(1111)2(1010)2(0110)2=(5)10要保证被减数不小于减数；否则调换次序。判断得到运算结果的符号。+补码：

1111+0110_____________10101进位差值三、BCD码及其数字显示1BCD编码2数值显示用4位二进制数表示1位十进制数十进制BCD码0000010001…………91001gfdbcaed0Vc5Vb5Va5Ve0Vf5Vg5V1001低电平时发光高电平时发光共阳极接法abcgdef+共阴极接法abcdefg代码和码制用文字、符号或者数码表示特定对象的过程称为编码；数字系统中常用的是二进制编码，就是用二进制代码表示有关对象；代码不只用来表示自然二进制数值，也不只能够表示数量的大小；n位二进制代码有2n个状态，可以表示2n个对象。码制：编制代码所要遵循的一定的规则。BCD码——二–十进制代码用二进制代码表示十进制数码的编码方法0－9这十个符号的二进制编码用4位二进制数表示1位十进制数七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117段4位BCD码74477448;7449;CD4511十进制BCD七段显示码DCBAabcdefg00

0

0

0111111010

0

0

1011000020

0

1

0110110130

0

1

1111100140

1

0

0011001150

1

0

1101101160

1

1

0100111170

1

1

1111000081

0

0

0111111191

0

0

11110011gfdbcaeABCD……g组合电路7b组合电路2a组合电路1七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码BCD码本课小结1、理解数字信号的概念2、掌握二进制数表示及运算3、掌握BCD码概念作业：P233：10.1、10.2§10.3数模转换与模数转换

描述逻辑量

描述符号约束事物的两方面0或1编制代码“0”、“1”序列

描述数量模数转换（A/D）——模拟信号到数字信号的转换

A/D转换器（AnalogtoDigitalConverter）

——实现A/D转换的电路。

数模转换（D/A）——数字信号到模拟信号的转换

D/A转换器（DigitaltoAnalogConverter）

——能实现D/A转换的电路。数字控制系统原理框图非电模拟量电模拟量A/D转换计算机或数字系统传感器开关控制D/A转换模拟控制温度压力流量速度

电流电压

数据传输系统原理框图电模拟量A/D转换存储、传输、处理声音或图像声音或图像传感器D/A转换数字系统组成：工业生产过程传感器D/A转换器的结构数字输入数码锁存器电子开关电阻网络求和电路模拟输出VO···D0D1Dn-1VREF······数码锁存器——完成输入数字的锁存并为转换保留一定时间电子开关——完成基准电压VREF和地之间的倒换电阻网络——根据输入数字产生不同的电流或电压求和电路——产生模拟输出电压DAC把数字量转换为模拟量（电压或电流）。一

D/A转换器

(DigitalAnalogConverterDAC)

uA=

(23D3+22D2+21D1+20D0)4位二进制数

n=4D3、D2、D1、D0或1或0用D3…D0分别控制一个开关U

R0/Rn-1=2n-1KR3R2R1RAR0D3D2D1D0uA分辨率

由位数直接表示I0I3例已知：8位D/A转换器，设U=5V，R0=128kW，RA=500W。试求：10011100的uA。解：=3.047V1个数字单位：二

模拟信号的采样

采样定理若fA

>2f

，则采样处理后不损失信息。采样频率信号频率采样信号u1*

模拟信号u1采样脉冲u0k1234562550751000t(s)u1(mV)T2T3T4T5T6T7Tt(s)u1*(mV)0255075100采样脉冲输入模拟信号采样输出信号

采样定理:若采样频率>2倍的信号频率，则采样处理后不损失信息。采样频率信号频率三

A/D转换器

(ADC)

A/D转换是将模拟信号转换为数字信号，转换过程通过采样(取样）、保持、量化和编码四个步骤完成。

A/D转换器的基本工作原理采样保持量化编码VIDO模拟量输入数字量输出A/D转换:即对所采样信号进行量化处理，即用0、1对其编码。

A/D转换器主要电路形式有两大类。

直接法是通过一套基准电压与取样保持电压进行比较，从而直接将模拟量转换成数字量。其特点是工作速度高，转换精度容易保证，调准也比较方便。直接A/D转换器有计数型、逐次比较型、并行比较型等。

间接法是将取样后的模拟信号先转换成中间变量时间t或频率f,然后再将t或f转换成数字量。其特点是工作速度较低，但转换精度可以做得较高，且抗干扰性强。间接A/D转换器有单次积分型、双积分型等。逐次逼近型A/D转换器原理图p211逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。阶梯电压发生器数字信号发生器基准电压①转换开始前先将逐次逼近寄存器SAR清“0”；②开始转换以后，第一个时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被D/A转换器转换成相应的模拟电压uo，并送到比较器中与uI′进行比较。若uI′＜uo′，说明数字过大，故将最高位的1清除置零；若uI′≥uo′，说明数字还不够大，应将这一位保留。③然后，按同样的方法将次高位置成1，并且经过比较以后确定这个1是保留还是清除。这样逐位比较下去，一直到最低位为止。比较完毕后，SAR中的状态就是所要求的数字量输出。逐次逼近型A/D转换器的工作原理：对采样信号进行幅值量化处理逐次逼近思想：D/ADu

uxuD=D+1设D=0000<ux

D

=？u=0D=0001ux=11<uxu

=1D=0010<ux

u=10D=1011=ux

u=11D=1011……输出DY转换速度分辨率误差NTIMAXIMADINSLINEARTOREXSTFAIRCHILD例已知：ux

=4.882V，10位DAC的基准电压U=5V。求：ADC的转换结果。输入量每变化1输出变化解：ux=4.882V对于DAC将u转换为二进制数为：1111101000(29=51228=25627=128…)例：某数字电压表(内含八位逐次逼近型ADC)，量程Um=10V。设输入模拟电压ui=6.21V。试分析该AD转换器。§10.4数字信号与逻辑一、命题逻辑及其描述1简单命题2复合命题

基本连接关系a用“真值表”描述b用逻辑表达式描述与、或、非事实描述、精确判断描述真伪逻辑变量(A、B、…)表示0或1二、数字信号的逻辑运算X+YXYX

Y与门逻辑符号：状态表波形图：&与逻辑表达式：有“0”出“0”开关合为“1”，断为“0”灯亮为“1”(1)

与逻辑几个条件的事件，必需满足所有条件，事件才能发生。或门逻辑符号：真值表或逻辑表达式：波形：≥1有“1”出“1”又称为逻辑加几个条件的事件，只要满足一个或一个以上的条件事件就能发生。反映在电路上既是输入和输出的电位关系。（2）或门电路：(3)非门电路一个条件的事件，条件不具备时事件发生。对立状态。逻辑符号1AF逻辑式：真值表波形：逻辑非的运算规律：&ABF（4）与非门电路逻辑式：001011

ABF101110逻辑符号真值表控制门当B=1

时，F=A门打开当B=0

时，F=1

门关闭规律：有0

出1

全1

则0逻辑式：逻辑符号：（5）或非门电路≥1ABF001010

ABF100110真值表规律：有1

出0

全0

则1ABCDF&

&（6）与或非门电路逻辑式：（7）三态与非门：具有0、1、Z三种输出状态&ABFEF高阻状态高阻状态Z

为高阻状态即开路状态控制端&ABE门电路的常见逻辑符号与门

或门

非门F=A•BF=A+B&ABFABFABFABF

ABFABF

A1FAFAFAF与非门

或非门&ABFABFABF

ABFABF

ABFAB&AB&AB国家标准三态门(两输入与非)

与或非门+ABCDFABCDF&

&数字逻辑系统

DigitalLogicalSystem

用数字量来传递信息，并进行逻辑加工及数字加工的系统；由于这种逻辑加工（即完成一逻辑运算）是建立在一套完整的逻辑理论（即逻辑代数）基础上，这种科学的严密性保证了系统的准确性和可靠性，并易于控制。数字系统的组成

基本电子电路——基本逻辑功能电路——数字逻辑系统——§10.5数字逻辑系统一、数字逻辑演算1逻辑代数

符号

A、B、C……

表示逻辑变量

论域

1——表示“真”，T

0——表示“假”，F

基本关系

与

and

•

或

or+

非

not~—A

BABA+B1、基本运算法则：“与”、“或”、“非”运算。自等律0-1律重叠律还原律互补律根据基本运算法则，推出其它逻辑运算法则。普通代数不适用！证:结合律分配律A+1=1

AA=A.交换律110011111100反演律列状态表证明：AB00011011111001000000吸收律

(16)A(A+B)=A(18)A+AB=A对偶式对偶关系：

将某逻辑表达式中的与(•)换成或

(+)，或(+)换成与(•)，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。证明：A+AB=A（19）（17）对偶式（20）（21）对偶式2、逻辑函数的表示方法表示方法逻辑式逻辑状态表逻辑图卡诺图举例说明这四种表示方法。例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。之间可以相互转换

（1）列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

000

A

B

C

Y00101001110010111000

1

1

100111

1

（2）逻辑式取Y=“1列逻辑式

用“与”“或”“非”等运算来表达逻辑函数的表达式。(a)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身；若输入变量为“0”则取其反变量。组合中，输入变量之间是“与”关系。

0000

A

B

C

Y0011010101101001101011001111各组合之间是“或”关系反之，也可由逻辑式列出状态表。P243

0000

A

B

C

Y0011010101101001101011001111对于n个输入变量有2n种组合,其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是：每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。(b)最小项例如，对于逻辑变量A，B，C，由于n=3，所以有23

＝8个最小项：P244例20.5.1不是最小项

(3)逻辑图YCBA&&&&&&&CBA>1由逻辑式画出逻辑图。3获取实际问题的逻辑表达式AB01000111F1001

逻辑表达式“或”逻辑例控制楼梯照明的电路要求：楼下开，可在楼上关，楼上开，可在楼下关。设(楼下)开关A

(楼上)开关B

灯F表述一种因果关系获取方法：第①步第②步（与-或关系）所有自变量相与取真的个数AabcdB~220V‘1’‘0’F1-正0-反4、逻辑函数的化简

由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法3.1.应用逻辑代数运算法则化简（1）并项法例1：化简化简例2：（2）配项法例3：化简（3）加项法（4）吸收法吸收例4：化简化简吸收吸收吸收

3.2.应用卡诺图化简（1）卡诺图:是与变量的最小项对应的按一定规则排列的方格图，即是用小方格来表示最小项。每一小方格填入一个最小项。如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。在卡诺图的行和列分别标出变量及其状态。

将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到的图形叫做n变量最小项的卡诺图。

BA0101二变量BCA0010011110三变量二进制数对应的十进制数编号AB00011110CD00011110四变量任意两个相邻最小项之间只有一个变量改变最小项按照相邻性排列起来。即相邻最小项只有一个因子不同。（a)根据状态表画出卡诺图如:ABC00100111101111将输出变量为“1”的填入对应的小方格,为“0”的可不填。

0000

A

B

C

Y0011010101101001101011001111（2）卡诺图的画法逻辑表达式:（b)根据逻辑式画出卡诺图ABC00100111101111将逻辑式中的最小项分别用“1”填入对应的小方格。如果逻辑式中最小项不全，可不填。如:注意：如果逻辑式不是由最小项构成，一般应先化为最小项。(3)应用卡诺图化简逻辑函数ABC00100111101111用卡诺图表示并化简。解：画卡诺图(a)将取值为“1”的相邻小方格圈成圈，步骤1.卡诺图2.合并最小项3.写出最简“与或”逻辑式(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2…)ABC00100111101111解：三个圈最小项分别为：

合并最小项

写出简化逻辑式卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。00ABC100111101111解：多余AB00011110CD000111101111相邻应用卡诺图化简逻辑函数上式不是最简式，将多余项去掉逻辑电路

组合逻辑电路

时序逻辑电路输出状态仅取决于输入的即时状态输出状态取决于输入的即时状态、原来的状态及时钟例1A1&&&&A2A3A0D1D2D3D0CPCP=0A3A2A1A0=0000CP=1A3A2A1A0=D3D2D1D0&取数功能：二、组合逻辑系统1组合逻辑系统分析ABF11&&&AB01000111F0110异或关系=1=1同或关系例2(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能组合逻辑电路的分析步骤例3&D3&D2&D1&D0A1B11F&D0&D3ABF00011011选择器&D0&D2&D1D0D1D2D3开锁信号报警信号当A=1

B=0

C=0

D=1时，F1=1

密码:1001密码拨对时，F1=1,F2=0

密码拨错时，F1=0,F2=1

断开S时，F1=0,F2=0

密码锁电路不工作。下一页[解]S闭合后为“1”2组合电路的设计步骤：

列写真值表

画电路图

化简

逻辑表达式例1

用与非门组成同或运算电路AB01000111F100111&&&ABF与非形式2七段显示编码十进制BCD七段显示码DCBAabcdefg000001111110100010110000200101101101300111111001401000110011501011011011601101001111701111110000810001111111910011110011化简“与非”门逻辑电路CDBA1111CDBAa&&&&&3交通报警控制电路00000000010100111001011101111111FABC红黄绿分析结果唯一，而设计结果不唯一!

红、黄、绿单独工作或黄绿同时工作为正常，其他情况不正常。不正常时输出为1，指示灯亮。逻辑电路练习画练习1：设计三人表决电路（A、B、C），结果按“少数服从多数”的原则决定。1.根据逻辑要求指明逻辑符号取“0”、“1”的含义。2.根据逻辑功能列出状态表。输入：三个按键A、B、C。按下时为“1”，不按时为“0”。输出：指示灯F。多数赞成时是“1”，否则是“0”。状态表状态表3.根据状态表写出逻辑表达式并化简ABC00100111101111或由卡图诺可得相同结果4.根据逻辑表达式画出逻辑图。&

1&&ABBCF(1)用与门、或门实现&&&&ABCF(2)用与非门实现练习2、在举重比赛中，有俩名副裁判，一名主裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮，试用与非门设计该电路。解：（1）设主裁判为变量A，副裁判分别为B和C；按电钮为1，不按为0。表示成功与否的灯为F，合格为1，否则为0。状态表（3）由状态表写出表达式：（4）化简：（2）根据逻辑要求列出状态表。二进制加法11011001+如：A=1101,B=1001，计算A+B。011010011加法运算的基本规则：(1)逢二进一。最低位是两个数的相加，不需考虑进位(2)其余各位都是三个数相加，包括加数、被加数和低位来的进位。(3)任何位相加都产生两个结果：本位和及向高位的进位不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现（1）全加器p221实现二进制加法运算的电路半加器半加运算不考虑从低位来的进位。设：

A——加数；B——被加数；S——本位和；C——进位。a、根据逻辑功能列出真值表。00000110

ABSC10101101真值表b、根据真值表写出逻辑表达式C、根据逻辑表达式画出逻辑图。AB逻辑符号CS&BSC=1A全加器p221输入：Ai─加数；Bi─被加数；Ci-1─低位的进位；输出：Si

─本位和；Ci

─进位。真值表半加和：全加和：Ci-1AiBiSiCi全加器逻辑符号AiBiCi-1SiCi

有了全加器之后，一个长度为四位的加法就可以用四个全加器完成如图所示，若加法中的位数增多时，仅需将全加器接至最高位即可。特点：进位信号是由低位向高位逐级传递的，速度不高。1111111000001111（2）代码转换器p222——编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。1.功能：将某一输入信息按照一定的规则进行编码。编码就是把控制信息（十进制数等）用二进制数表示。控制信息实现此功能的器件称为编码器二进制代码2.分类：二进制编码器二-十进制编码器译码器和数字显示1.功能：译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。实现译码功能的组合电路为译码器。2.分类：（1）二进制译码器（2）十进制译码器（3）显示译码器

CT74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端例1

输入输出SA0A1Y0110000011001101110139功能表

Y1Y2Y3111011101110111CT74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器BS204A0A1A2A3CT74LS247+5V来自计数器七段译码器和数码管的连接图510Ω×7abcdefgRBIBILTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT74LS247CT74LS247型译码器的外引线排列图abcdefg触发器的功能：具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态(0或1)转变成另一种状态(1或0)触发器的特点：具有记忆功能的逻辑部件。它能储存一位二进制码。触发器的分类：●

按逻辑功能分类：

R-S

触发器、J-K

触发器、

D

触发器、T

触发器……●

按触发方式分类：电平触发、主从触发、边沿触发……●

按输出状态分类：双稳态触发器、单稳态触发器、无稳态触发器触发器的结构：由门电路加上适当的反馈而构成。三、时序逻辑系统两个输入端反馈两个输出端反馈正是由于引入反馈，才使电路具有记忆功能!Q端的状态为触发器状态它是构成各种双稳态触发器的基本单元1、基本RS触发器&1&2注意：当同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。基本触发器的真值表

Q00011011不定状态1001保持原状态逻辑符号QQRDSD21RDSD43RSCP直接清零端直接置位端输出端输入端2、可控RS触发器（1）电路结构基本RS触发器导引电路CP为同步信号时钟脉冲CP是控制命令，通过导引电路实现对输入端R和S

的控制，即当CP=0

时，不论R

和

S

端的电平如何变化，G3

门和G4门的输出均为1，基本触发器保持原状态不变。可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSR

CSDRDC高电平时触发器状态由R、S确定3、J-K

触发器

逻辑电路

功能分析功能11011000CPKJQn+1记忆10

记录CP个数^存在上升沿JK触发

说明JK可有多输入端J=J1J2K=K1K2QKCP^JQK1CP^J1K2J2

JK触发器构成其他类型电路QKCP^JTDQKCP^J4、D触发器电路构成逻辑功能DQn+10101Qn+1=DQDCP^QDCP^2)T触发器电路构成逻辑功能下降沿触发上升沿触发TQn+101QTCP^QTCP^例：已知后沿主从触发的JK触发器，J和K端的输入信号波形如图所示，触发器原为0态，求输出Q的波形。CPJKQJKQQCPQ2JKQQCPQ1CP例2：假设初始状态

Qn=0，画出Q1和Q2的波形图。Q1Q2看懂逻辑符号熟练使用功能表011010画触发器的输出波形注意以下两点：3.将D

触发器转换为T´触发器触发器仅具有计数功能即要求来一个CP，

触发器就翻转一次。CQD=QD触发器状态表D

Qn+1

0101

CQQD触发器应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3D时钟清零USC公用清零公用时钟74LS175管脚图+5VD1D2D3D4

CLRCP赛前先清零0输出为零发光管不亮CP&1&2&2清零000D1D2D3D4

CLRCP+5V反相端都为11开启CP&1&2&2清零11110D1D2D3D4

CLRCP+5V若有一按钮被按下，比如第一个钮。=00被封这时其它按钮被按下也没反应。0CP&1&2&2清零0000115寄存器1)数码寄存器数据线上有一数据A，要求存储数A，并在适当时送给某设备ACP取数^DCPAQ

Q'取数QQ'触发器数=所需寄存的数码的位数二进制数(register)‘1’‘0’（存数）2)移位寄存器组成寄存器的各触发器输出状态随脉冲依次传递Q3Q2Q1Q0脉冲到左移右移Q3D3C3^Q2D2C2^Q1D1C1^Q0D0C0^CP1011Q3Q2Q1Q0CP0001

1001020101310114011051000700008110601110D00000

0串出串入并出0000串行向并行转换并行向串行转换6计数器(1)

异步计数器Q0Q1Q2CP00010001011000110101111112345678①加法器

计数能力：

2n|maxn为触发器个数(2n)分频器CP^Q2J2C2^K2Q1C1^J1K1Q0C0J0K0②减法器CP^Q2J2C2^K2Q1C1^J1K1Q0C0J0K0Q2Q1Q0CP0000

1111

2

3

4

8010101110101101000000

5

6

7CP000100010110001101011111CP12345678Q0Q1Q2加法器^Q0C0D0D1^Q1C1^Q2C2D2数码寄存器由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V

74LS2731D8D1Q8Q8D寄存器Q4Q5Q6Q7D4D5D6D7CP8位二进制数D7~D0移位寄存器除具寄存器的功能外，还可将数码移位。所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移寄存器右移寄存器双向移位左移寄存器：在时钟脉冲的作用下，低位寄存器的数码送给高位寄存器，作为高位寄存器的次态输出；右移寄存器：在时钟脉冲的作用下，高位寄存器的数码送给低位寄存器，作为低位寄存器的次态输出；移位寄存器2)移位寄存器组成寄存器的各触发器输出状态随脉冲依次传递Q3Q2Q1Q0脉冲到左移右移Q3D3C3^Q2D2C2^Q1D1C1^Q0D0C0^CP1011Q3Q2Q1Q0CP0001

1001020101310114011051000700008110601110D00000

0串出串入并出0000串行向并行转换并行向串行转换数码存入端数码取出端D触发器组成的四位右移寄存器清零1

1

0

11011000010000

1001

0

101

1

0

1CPQ4Q3Q2Q1D4DCRDRDDCDCDCRDRDD3D2D1移位脉冲CP1234低高1、单向移位寄存器移位清零DCDCDCDCRDRDRDRDQ4Q3Q2Q1D4CP1000

01001

10

1

◆取数:

令D4=0，再输入4个移位CP脉冲,

1101将从低位到高位按CP节拍由Q1端输出◆串行输入，串行输出。Q4Q3Q2Q1CP01234110

1→D40000

1

0

10D4→D4→D4→D4→下一页返回左移移位寄存器：从高位移动。2.集成电路双向移位寄存器(74LS194,国产CT1194)并行输入数据右移串入数据控制端输出清0端时钟左移串入数据Q0Q1Q2Q3DSRD0D1D2D3DSL

CRS1S0CP74LS1940111100011011直接清零保持右移(从Q0向右移动)左移(从Q3向左移动)并行输入

RD

CS1

S0功能

CT74LS194功能表UCCQ0Q1Q2Q3S1S0

C161514131211109CT74LS19413456782D0D1D2D3DSRDSL

RDGND用双向移位寄存器74LS194组成节日彩灯控制电路Q4Q3Q2Q1DSRD4D3D2D1DSL

CRS1S0CP74LS194+5V+5VS1=0,S0=1右移控制Q4Q3Q2Q1DSRD4D3D2D1DSL

CRS1S0CP74LS194+5V1CP1SQ=0时LED亮清0按键1k

二极管发光LED0110数字脉冲计数器

分类加法计数器减法计数器可逆计数器

(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)计数器的功能累计输入脉冲的个数；用于定时、分频并广泛用于数字测量、运算和控制等等。掌握对计数器类型的判断二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。8位二进制表示的最大数为:11111111B=二进制数所表示数的范围:4位二进制表示的最大数为:1111B=16位二进制表示的最大数为:

(1)异步计数器异步：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器由相邻低位触发器输出的进位脉冲来触发。因此只有在前级触发器翻转后,后级触发器才能翻转。Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲异步:各触发器不同时翻转,从低位到高位依次翻转如：异步计数器Q0Q1Q2CP00010001011000110101111112345678①加法器

计数能力：

2n|maxn为触发器个数

(2n)分频器CP^Q2J2C2^K2Q1C1^J1K1Q0C0J0K0②减法器CP^Q2J2C2^K2Q1C1^J1K1Q0C0J0K0Q2Q1Q0CP0000

1111

2

3

4

8010101110101101000000

5

6

7CP000100010110001101011111CP12345678Q0Q1Q2加法器^Q0C0D0D1^Q1C1^Q2C2D21010当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个CP翻转一次当相邻低位触发器由1变0时翻转异步二进制加法器工作波形2分频4分频8分频每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q2000000101