数字电子技术 试卷及答案 卷4

参考试卷（4）-4-参考试卷（4）-参考试卷（4）说明：说明：中难度，覆盖第1~10章。一、是非题

(对打“√”，错打“×”。每题2分，共10分)（）1.GAL不需要编程器就可写入JEDEL文件。（）2.具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（）3.译码器和数据选择器都属于组合逻辑电路，但后者可用作函数发生器，而前者不能。（）4.ispPLD和FPGA都是高密度PLD。（）5.组合逻辑电路的基本单元电路是门电路和触发器。二、填空题(每空1分，共20分)1.右图电路的输出为。2.右图为某函数的卡诺图，其最简与或式为，最简与非式为。3.右图中的CD=。4.某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此，其稳态为态，暂稳态为态。5.数制转换：(31)10=()2，(1001001)2=()10。RDSD=016.右图中，当时，QRDSD=01RDSD=RDSD=11该触发器的约束条件为。7.CMOS门电路的闲置输入端不能，对于与门应当接到电平，对于或门应当接到电平。8.在工作时只能读出信息，而不能写入信息；而在工作时可以存入信息，也能读出信息。Intel2716EPROM是8位存储器，它有2K字，因此，其存储容量为KBit，其中1K=。10.晶体三极管作为电子开关时，其工作状态必须为状态或状态。三、单项选择题(每小题2分，共10分)（）1.右图中：已知发光二极管的正向压降UD=1.7V，参考工作电流ID=10mA，TTL门输出的高低电平分别为UOH=3.6V，UOL=0.3V，允许的灌电流和拉电流分别为IOL=15mA，IOH=10mA。则电阻R应选择(A)100Ω；(B)510Ω；(C)2.2kΩ；(D)300Ω。（）2.可用于总线结构进行分时传输的门电路是(A)异或门；(B)同或门；(C)OC门；(D)三态门。（）3.要将正弦波转换为同频率的方波，应采用(A)DAC；(B)ADC；(C)施密特触发器；(D)JK触发器。ABY（）4.图示为二输入逻辑门的输入A、B和输出YABY(A)与非门；(B)同或门；(C)异或门；(D)或非门。（）5.下列电路中，不属于时序逻辑电路的是(A)计数器；(B)移位寄存器；(C)译码器；(D)顺序脉冲发生器。四、试采用两种方案设计一个三位多数表决电路(无弃权)。(1)用最少与非门；(2)用数据选择器。(14分)五、某编码器的真值表如下，试分析其工作情况：(6分)(1)是？/？线编码器？(2)编码信号高电平还是低电平有效？(3)编码信号K0~K7间有何约束条件？(4)当K5信号请求编码时，Y2Y1Y0=？YY2Y1Y0（设未列出的输入组合不能出现）六、已知CT74LS00的引脚图如下，试在图中作适当连接，以实现函数。(10分)七、求下图中Y的最简与或式。(8分)八、画出下图中uO的波形。（4分）九、试分析下图电路的逻辑功能，并画出其状态转换图和工作波形。（设触发器的初态为零）（8分）十、试利用二进制计数器CT74LS161构成七进制计数器。要求写出设计过程，列出状态转换表。(12分)00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出输入CT74LS161的功能表CO＝Q3Q2Q1Q0参考试卷（4）答案一、是非题(10分)1．×2.√3.×4.√5.×二、填空题(每空1分，共20分)1.高阻态；2.Y=AB+C，；3.0；4.0，1；5.11111，73；6.0，保持不变，；7.悬空，高，低；8.ROM，RAM；9.16，1024；10.饱和，截止；三、单项选择题(每小题2分，共10分)1.D；2.D；3.C；4.B；5.C。四、(14分)解：(4分)(6分)(4分)五、(6分)解：(1)8/3线；(2)高电平；(3)任何时刻都有一个且只允许一个输入请求编码；(4)Y2Y1Y0=101。六、(8分)Y=AC·BY=AC·B七、(8分)解：（4分）ABCABC111111010110100（4分）八、(5分)解：uO=uI九、(8分)解：异步2位二进制加法计数器。（4分）10110010110001