数字电子技术 第四章 组合逻辑电路

第四章组合逻辑电路

CombinationalLogicCircuit本次课主要内容概述组合逻辑电路的分析方法组合逻辑电路的设计方法若干常用的组合逻辑器件加法器数字电子技术4.1概述一、组合逻辑电路的特点从功能上从电路结构上任意时刻的输出仅取决于该时刻的输入不含记忆（存储）元件二、逻辑功能的描述组合逻辑电路组合逻辑电路的框图

分析的任务：根据给定的逻辑电路，通过分析找出电路的逻辑功能来。电路结构电路的逻辑功能4.2.1组合逻辑电路的分析方法分析的一般步骤组合逻辑电路的分析方法已知逻辑图写逻辑式化简或变换逻辑真值表判断逻辑功能组合逻辑电路的分析方法[例1]组合电路如下图所示，分析该电路的逻辑功能。

&

&

&

&

&

A

B

C

Z2

L

Z1

Z3

Y

&

&

&

&

&

A

B

C

Z2

L

Z1

Z3

Y

1.由逻辑图逐级写出逻辑表达式。2.化简与变换。3.由表达式列出真值表。判断“不一致”电路4.分析逻辑功能

&

&

&

&

&

A

B

C

Z2

L

Z1

Z3

Y

例2

试分析图示电路的逻辑功能，指出该电路的用途。

4.2.2组合逻辑电路的设计方法任务要求最简单的逻辑电路

设计的任务：根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。一、逻辑抽象分析因果关系，确定输入/输出变量定义逻辑状态的含意（赋值）列出真值表二、写出函数式三、选定器件类型四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD）五、画出逻辑电路图，或下载到PLD

六、工艺设计4.2.2组合逻辑电路的设计方法组合逻辑电路的设计方法设计一般步骤设计举例组合逻辑电路的设计方法例1

设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，如图1所示。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯亮。而当出现其他五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。图1交通信号灯的正常工作状态与故障状态解：1.逻辑抽象输入变量:

红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2.写出逻辑表达式输入变量输出RAGZ00010010010001111000101111011111设计举例：3.选用小规模SSI器件4.化简5.画出逻辑图例2

某仓库有一把电子锁，四片钥匙分别由主任、会计、出纳和保管员保存。主任不到锁打不开；主任到场后，其余三个中至少有两个到场才能开锁。试画出锁的逻辑电路。设计举例例3

人的血型有A、B、AB、O4种。输血时输血者的血型与受血者血型必须符合图4中用箭头指示的授受关系。试设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。图4血型授受关系4.3若干常用组合逻辑电路编码器译码器数据选择器数值比较器加法器4.3.4加法器一、1位加法器1.半加器：不考虑来自低位的进位，将两个1位的二进制数相加输入输出ABSCO00000110101011012.全加器：将两个1位二进制数及来自低位的进位相加

输入输出ABCISCO000000011001010011011001010101110011111174LS18374HC183二、多位加法器串行进位加法器优点：简单缺点：慢2.超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0~i-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。缺点：电路复杂。74LS283全加器

输入输出ABCISCO0000000110010100110110010101011100111111三、用加法器设计组合电路基本原理：若能生成函数可变换成输入变量与输入变量相加若能生成函数可变换成输入变量与常量相加例：将BCD的8421码转换为余3码输入输出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111004.3若干常用组合逻辑电路编码的概念

为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，这就是编码的含意。在逻辑电路中，信号都是以高／低电平的形式给出的。因此，编码器的逻辑功能就是把输入的每一个高／低电平信号编成一个对应的二进制代码。

4.3.1编码器编码的概念

[例]

医院病房中常见的一种请求显示电路。

n个开关K1

K2…Kn接至n张病床；n个指示灯L1

L2…Ln接至护士办公室。病员可以通过按动开关呼叫护士，某一开关一旦合上，相应的安装在护士办公室的指示灯亮，护士马上就会过来处理。4.3.1编码器改进电路：用编码的办法实现病房请求显示电路。4.3若干常用组合逻辑电路4.3.1编码器编码：将输入的每个高/低电平信号变成一个对应的二进制代码普通编码器优先编码器一、普通编码器特点：任何时刻只允许输入一个编码信号。例：3位二进制普通编码器输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用无关项化简，得：二、优先编码器特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器（设I7优先权最高…I0优先权最低）输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000低电平实例：

74HC148选通信号选通信号附

加

输

出

信

号为0时，电路工作无编码输入为0时，电路工作有编码输入输入输出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110状态11不工作01工作，但无输入10工作，且有输入00不可能出现附加输出信号的状态及含意控制端扩展功能举例：例：

用两片8线-3线优先编码器

16线-4线优先编码器其中，的优先权最高···状态11不工作01工作，但无输入10工作，且有输入00不可能出现第一片为高优先权只有(1)无编码输入时，(2)才允许工作第(1)片时表示对的编码低3位输出应是两片的输出的“或”三、二-十进制优先编码器将编成0110~1111

的优先权最高，最低输入的低电平信号变成一个对应的十进制的编码4.3.2译码器译码：译码是编码的反操作。译码器的功能是将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，二-十进制译码器，显示译码器等一、二进制译码器例：3线—8线译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000004.3.2译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表逻辑表达式用电路进行实现

用二极管与门阵列组成的3线－8线译码器集成译码器实例：74HC138低电平输出附加控制端74HC138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111利用附加控制端进行扩展例：用74HC138（3线—8线译码器）

4线—16线译码器D3=1D3=0二、二—十进制译码器将输入BCD码的10个代码译成10个高、低电平的输出信号

BCD码以外的伪码，输出均无低电平信号产生例：74HC42三、用译码器设计组合逻辑电路1.基本原理

3位二进制译码器给出3变量的全部最小项;

。。。

n位二进制译码器给出n变量的全部最小项;

任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数2.举例例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：Y01Y2Y3Y4Y5Y6Y7Y0AAA12S2S1S374138D10D0D1D2D3D4D5D6D7数据输出数据输入地址选择信号译码器的应用（1）用译码器构成数据分配器

（2）其它应用[例]：利用译码器分时将采样数据送入计算机控制门控制门控制门控制门000全为1脱离总线数据四、显示译码器1.七段字符显示器典型器件：BS201(共阳极接法)2.BCD七段字符显示译码器 （代码转换器）7448

输入输出数字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表卡诺图BCD－七段显示译码器7448的逻辑图7448的附加控制信号：（1）灯测试输入

当时，Ya~Yg全部置为17448的附加控制信号：（2）灭零输入当，时，则灭灯7448的附加控制信号：（3）灭灯输入/灭零输出输入信号，称灭灯输入控制端：无论输入状态是什么，数码管熄灭输出信号，称灭零输出端：只有当输入，且灭零输入信号时，才给出低电平因此表示译码器将本来应该显示的零熄灭了

图3.3.17用7448驱动BS201的连接方法例：利用和的配合，实现多位显示系统的灭零控制整数部分：最高位是0，而且灭掉以后，输出作为次高位的输入信号小数部分：最低位是0，而且灭掉以后，输出作为次低位的输入信号四、显示译码器1.七段字符显示器典型器件：BS201(共阳极接法)2.BCD七段字符显示译码器 （代码转换器）7448

输入输出数字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表卡诺图BCD－七段显示译码器7448的逻辑图7448的附加控制信号：（1）灯测试输入

当时，Ya~Yg全部置为17448的附加控制信号：（2）灭零输入当，时，则灭灯7448的附加控制信号：（3）灭灯输入/灭零输出输入信号，称灭灯输入控制端：无论输入状态是什么，数码管熄灭输出信号，称灭零输出端：只有当输入，且灭零输入信号时，才给出低电平因此表示译码器将本来应该显示的零熄灭了

图3.3.17用7448驱动BS201的连接方法例：利用和的配合，实现多位显示系统的灭零控制整数部分：最高位是0，而且灭掉以后，输出作为次高位的输入信号小数部分：最低位是0，而且灭掉以后，输出作为次低位的输入信号4.3.3数据选择器（Multiplexer）从多路数据中选择其中所需要的一路数据输出。例：四选一数据选择器输入数据输出数据使能端D0D1D2D3YSA1A0控制信号11&111&&&>1YD0D1D2D3A0A1S1000000“与”门被封锁，选择器不工作。74LS153型4选1数据选择器11&111&&&>1YD0D1D2D3A0A1S01D0000“与”门打开，选择器工作。由控制端决定选择哪一路数据输出。选中D000110074LS153型4选1数据选择器由逻辑图写出逻辑表达式74LS153功能表使能选通输出SA0A1Y10000001100110D3D2D1D0

1SA11D31D21D11D01Y地74LS153(双4选1)2D32D22D12D02YA02SUCC15141312111091613245678

数据选择器广泛应用于多路数字信号的传送中。A1A0Y11XX0000D10001D11010D12011D13例：“双四选一”，74HC153

分析其中的一个“四选一”例：用两个“四选一”接成“八选一”“四选一”只有2位地址输入，从四个输入中选中一个“八选一”的八个数据需要3位地址代码指定其中任何一个二、用数据选择器设计组合电路1.基本原理

具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数[例1]图1用数据选择器实现逻辑函数

例2：4.3.5数值比较器用来比较两个二进制数的数值大小一、1位数值比较器A,B比较有三种可能结果二、多位数值比较器原理：从高位比起，只有高位相等，才比较下一位。例如：2.74LS85IIII(A<B)，I(A=B)和I(A>B)

为附加控制端，用于扩展电路的功能。3.比较两个8位二进制数的大小4.4组合逻辑电路中的竞争-冒险现象4.4.1竞争-冒险现象及成因一、什么是“竞争”我们把门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫做竞争。

二、由于竞争而在电路输出端可能产生尖峰脉冲的现象就叫作“竞争—冒险”。

。*

4.4.2检查竞争冒险现象的方法

在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争—冒险存在。

如果输出端门电路的两个输入信号A和是输入变量A经过两个不同的传输途径而来的（如图4.4.3所示），那么当输入变量A的状态发生突变时输出端便有可能产生尖峰脉冲。因此，只要输出端的逻辑函数在一定条件下能简化成或则可判定存在竞争—冒险。

例4.4.1试判断图4.4.4中的两个电路中是否存在竞争—冒险。已知任何瞬间输入变量只可能有—个改变状态。

检查竞争—冒险现象的三种方法1.利用逻辑函数式。2.计算机辅助分析。3.实验检验。4.4.3消除竞争-冒险现象的方法一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到VTH

以下。二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。三、修改逻辑设计例：4.5用multisim分析组合逻辑电路例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。应用举例一、故障报警器二、请用二个半加器及一个或门构成一位全加器。解：本章小结

本章基本要求：

1.掌握组合逻辑电路的特点。

2.掌握组合电路的分析方法和设计方法（包括使用SSI和MSI进行设计的方法）。

3.理解常用组合逻辑电路，即编码器、译码器、数据选择器、加法器及数值比较器的基本概念、工作原理及应用。

4.了解组合电路产生竞争与冒险现象、产生原因及消除方法。中小规模集成块其输入输出（各引脚）之间的逻辑个关系，集中反映在功能表上。避开其内部复杂的逻辑结构通过反映外部特性（输入输出关系）的功能表，掌握集成块的应用是每一个电子技术人员必须要跨越的一个坎。数字电子技术基础实验实验三集成触发器的基本应用(教材P76)实验器材：每组CD4013、74LS112芯片各一片、1K电阻一个；使用数字电路实验箱。一、实验目的1.掌握集成D触发器、JK触发器的逻辑功能及使用方法2.应用集成D触发器、JK触发器构成逻辑功能电路二、实验原理1.触发器存放二进制信息的基本单元；具有置“1”，置“0”、保持翻转功能；按逻辑功能分类：RS、D、JK、T；触发方式：电平、主从、边沿

二、实验原理2.D触发器(CD4013-双上升沿D触发器)

状态方程：（Qn+1与D相等→数据触发器）输入输出SRCPDQn＋110××101××011××φ00↑1100↑0000↓×QnCD4013功能表DCD4013引脚排列CD4013是上升沿触发，所以，在CP脉冲上升沿到来的时候，输出的状态决定于输入D的状态。Qn与Q的状态总是相反的，所以，输出就总是翻转的。当然，这样工作的条件是将触发器设定为同步工作状态。7脚接地14脚接+5V接成翻转状态的D触发器二、实验原理二、实验原理3.JK触发器(74LS112-双JK触发器、下降边沿触发)

状态方程：输入输出CPJK01×××1010×××0100×××φφ11↓0011↓101011↓010111↓1111↑××74LS112功能表二、实验原理74LS112引脚排列及逻辑符号三、实验内容1、教材P79:图3-3-3双D触发器构成的单脉冲发生器（注意：教材上图的管脚序号有误，以课件为准）7脚接地14脚接+5V接实验箱上的开关输入实验箱上的连续脉冲源或单次脉冲源输出接实验箱LED灯观察“1”，“0”接实验箱的逻辑电平开关三、实验内容三、实验内容图3-3-4脉冲波形图实验结果波形应如下图所示：观察到的实验现象：即开关S按下后的第一个CP脉冲上升沿到达时，输出V0变为高电平，保持一个CP脉冲周期后，当第二个CP脉冲上升沿到达时变为低电平。三、实验内容2、教材P81:图3-3-6双JK触发器构成的单脉冲发生器（注意：教材上图的管脚序号有误，以课件为准）8脚接地16脚接+5V↙↘4、10两个异步端接“1”避免干扰1K电阻输入输出接实验箱LED灯观察其余实验箱接法和内容1相同三、实验内容实验结果波形应如下图所示：图3-3-7脉冲波形图观察到的实验现象：即开关J1按下后的第一个CP脉冲下降沿到达时，输出V0变为高电平，保持一个CP脉冲周期后，当第二个CP脉冲下降沿到达时变为低电平。数字电子技术基础实验实验四计数、译码及显示(教材P82)实验器材：每组CD4011、74LS90芯片各一片；使用数字电路实验箱。一、实验目的1.熟悉常用计数器的逻辑功能2.掌握计数、译码、显示电路的工作原理及其应用二、实验原理1.集成异步计数器74LS90

二、实验原理74LS90具有下列功能：清零、置9二进制计数(CP0输入Q0输出)五进制计数(CP1输入Q3Q2Q1输出)十进制计数(CP0输入，CP1接Q0，Q3Q2Q1Q0输出)CP1R0(1)

R0(2)NCVCCS9(1)S9(2)14131211109874LS90

1234567CP0NCQ0Q3GNDQ1Q274LS90S9(1)S9(2)R0(1)

R0(2)Q0Q3

Q1Q2CP0CP1(a)引脚排列图(b)逻辑功能示意图电源接法不同二、实验原理Q3Q2Q174LS90R0(1)R0(2)S9(1)S9(2)CP1Q074LS90R0(1)R0(2)S9(1)S9(2)CP0(a)二进制(c)8-4-2-1码十进制Q3Q2Q1Q074LS90CP1R0(1)R0(2)S9(1)S9(2)CP0Q3Q2Q1Q074LS90CP1R0(1)R0(2)S9(1)S9(2)CP0(b)五进制(d)5-4-2-1码十进制二、实验原理2.集成异步计数器的自功能扩展

（将现在模为M的计数器连成所要求的N<M进制计数）复位法

状态号0123