第三章-门电路

第三章门电路3.1概述门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门······门电路中以高/低电平表示逻辑状态的1/0获得高、低电平的基本原理高/低电平都允许有一定的变化范围正逻辑：高电平表示1，低电平表示0

负逻辑：高电平表示0，低电平表示1

1、二极管与门电路Y=AB3.2半导体二极管门电路

2、二极管或门电路Y=A+B3、三极管非门电路①uA＝0V时，三极管截止，iB＝0，iC＝0，输出电压uY＝VCC＝5V②uA＝5V时，三极管饱和导通。三极管工作在饱和状态。输出电压uY＝UCES＝0.3V。4.TTL与非门①输入信号不全为1：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY≈5―0.7―0.7＝3.6V3.6V3.6V②输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES＝0.3V输出Y为低电平。功能表真值表逻辑表达式输入有低，输出为高；输入全高，输出为低。TTL与非门常见参数（1）输出高电平和输出低电平（2）输入高电平和输入低电平（3）开门电平和关门电平开门电平是指保证与非门输出标准低电平时，允许输入的高电平的最低值。典型值为2V。关门电平是指保证与非门输出标准高电平时，允许输入的低电平的最高值。典型值为0.8V。（4）扇入系数和扇出系数扇入系数是指门电路的输入端的个数。扇出系数是指门电路能够驱动同类门的最大数目。（5）平均传输延迟时间（6）阈值电平注意：空脚即高电平5、TTL非门、或非门、与或非门、与门、或门及异或门①A=0时，T2、T5截止，T3、T4导通，Y=1。②A=1时，T2、T5导通，T3、T4截止，Y=0。TTL非门①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。TTL或非门①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5截止、T4饱和导通，输出Y=1。TTL与或非门与门Y=AB=AB或门Y=A+B=A+B异或门6、OC门OC门三态输出门(TS门)：三态输出门简称三态门(Three-stateGate)、TS门等。它有三种输出状态：即输出高电平、输出低电平和高阻状态，前两种状态为工作状态，后一种状态为禁止状态。注意：三态门不是指具有三种逻辑值。7、三态门（TSL门）TSL门①E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2～T5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。TSL门的应用：①作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。②信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B。③构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。其他集成门电路CMOS数字电路的特点（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路适合于特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。使用集成电路时的注意事项（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用