单片机原理及应用- 习题及答案 庄俊华【ch07】单片机的系统扩展

第7章单片机的系统扩展

1.什么是单片机的最小系统？

单片机的最小系统就是使单片机能够实现简单运行的最少的原件的组合

晶振，至于大小由你单片机时钟周期1］要求而决定（用于计时，与两个电容并联使用，

电容大小复位电路［2］由你的晶振决定，一般用22pF）。（用于复位）。

电源（用于供电，一般用电脑的USB口供电）。烧制程序的口（可用串口配合MAX232配合

使用，也可以做个并口输入，这个要根据你使用单片机的种类决定，比如ATC可用并口，STC

一般只用串口输入等等）。

单片机（Microcontrollers）是一种集成电路4］芯片，是采用超大规模集成电路［5］技术

把具有数据处理同能力的中央处理器I7CPU、随机存储器［8IRAM、只读存储器9R0M,多种

I/O口和中断系统、定时器/计数器［10等功能（可能还包括显示驱动电路、脉宽调制电路、

模拟多路转换器A/D转换器等电路）集成到一块硅片上构成的一个小而完善的微型计算机系

统，在工业控制领域广泛应用。从上世纪80年代，由当时的4位、8位单片机，发展到现

在的300M的高速单片机。有人它天情九则任门花，务达研究委酸历价。

2.简述存储器扩展的一般方法。

答:存储器芯片与单片机扩展连接具有共同的规律。即不论何种存储器芯片，其引脚都呈

三总线结构，与单片机连接都是三总线对接。另外，电源线接电源线,地线接地线。

3.什么是部分译码?什么是全译码?它们各有什么特点?用于形成什么信号？

答:部分译码就是存储器芯片的地址线与单片机系统的地址线顺次相接后，剩余的高位

地址线仅用一部分参加译码。部分译码使存储器芯片的地址空间有重叠,造成系统存储器空

间的浪费。全译码就是存储器芯片的地址线与单片机系统的地址线顺次相接后,剩余的高位

地址线全部参加译码。这种译码方法中存储器芯片的地址空间是唯一确定的,但译码电路要

相对复杂。译码形成存储器芯片的片选信号线CE。

4.采用部分译码为什么会出现地址重叠情况?它对存储器容量有何影响？

答:部分译码就是存储器芯片的地址线与2单片机系统的地址线顺次相接后，剩余的高

位地址线仅用一部分参加译码。参加译码的地址线对于选中某一存储器芯片有一个确定的状

态，而与不参加译码的地址线无关。也可以说，只要参加译码的地址线处于对某一存储器芯片

的选中状态,不参加译码的地址线的任意状态都可以选中该芯片•。正因为如此,部分译码使存

储器芯片的地址空间有重叠,造成系统存储器空间减少。

5.存储器芯片的引脚与容量有什么关系？

容量（Q）与地址线数目（N）满足关系式：=2N。

6.MCS-51单片机的外围设备是通过什么方式被访问的？

MCS-51单片机扩展的外部设备与片外数据存储器统一编址，即外部设备占用片外数据

存储器的地址空间。按片外数据存储器的访问方式访问。

7.使用2764(8KBX8位)芯片通过部分译码扩展24KB程序存储器，画出硬件

连接图，指明各芯片的地址空间范围。

答:使用2764(8K8)芯片通过部分译码法扩展

24K8程序存储器，须要3块。采用线译码,P2.5与

第一片2764的CE相连,P2.6与第二片2764的CE

相连,P2.7与第三片2764的。碗连，硬件连接如

下：

1

地址空间如下:

第一片：

1100000000000000~110111111111

1111;即C000H

第二片：

1010000000000000~101111111111

111l;^A000H^BFFFH;

第三片：

0110000000000000~011111111111

1111;即6000H〜7FFFH;

8.使用6264(8KBX8位)芯片通过全译码扩展24KB数据存储器，画出硬件连

接图，指明各芯片的地址空间范围。

答:使用6264(8K8)芯片通过全译码法扩展

24KB程序存储器⑵，须要3块。采用138译码器

2

地址空间如下:

第一片：

00000000

11110C00H〜

00001111

即1FFFH

0000~0001

第二片：

00100000

11112C00H〜

00001111

即3FFFH

0000~0011

第三片：

01000000

11113C00H〜

00001111

即5FFFH

0000~0101

9.试用一片74LS373芯片扩展一个并行输入接口，画出硬件连接图，指出相应

的控制命令。

答：74LS373的输入端为才展的输入口，输出端接8051的数据总线P0口，控制端接高

电平，输出允许由片外数据存储器读信号RD和P2.0控制。当片外数据存储器读信号RD和

P2.0同为低电平时从74LS373中读入输入的数据。硬件电路图如下：

74LS扩展一个并行输入口连接图

*include<absacc.h>〃定义绝对地址访问

♦defineucharunsignedchar

uchari;

i-XBYTE(OxfeOO);

10.用8255A芯片扩展并行I/O接口，实现把8个开关的状态通过8个发光二

极管显示出来，画出硬件连接图，用汇编语言和C语言分别编写相应的程序。

答；8051与8255的连接略，设8255的A、B、C和控制口的地址为

7F00H,7F01H,7F02H,7F03H.8255的A口接8个开关，B口接8个发光二极管.硬件电路

图如下：

用8255A扩展并行I/O接口

tinclude<reg51.h>

include<absacc.h>〃定义绝对地址访问

main()

(

unsignedchari;

XBYTE(0x7f03]-0x90;

whiled)

i-XBYTE[0x7f00]；

XBYTE(0x7f01]=i；

)

}

11.画出8155芯片与8051单片机的连接图，要求8155芯片的命令/状态寄存

器、PA接口寄存器、PB接口寄存器、PC接口寄存器、定时/计数器低8