北京师范大学《数字逻辑》2021-2022学年期末试卷

学校________________班级____________姓名____________考场____________准考证号学校________________班级____________姓名____________考场____________准考证号…………密…………封…………线…………内…………不…………要…………答…………题…………第1页，共3页北京师范大学

《数字逻辑》2021-2022学年期末试卷题号一二三总分得分批阅人一、单选题（本大题共20个小题，每小题2分，共40分．在每小题给出的四个选项中，只有一项是符合题目要求的．）1、一个4位的并行加法器，若采用先行进位方式，其运算速度比串行进位方式：A.快很多B.慢很多C.差不多D.无法比较2、在数字系统中，若要实现将并行数据转换为串行数据，可采用：A.计数器B.移位寄存器C.加法器D.编码器3、在数字电路中，若要对一个8位的二进制数进行取模运算，以下哪种方法较为可行？A.使用除法器B.通过逻辑运算C.利用计数器D.以上都不是4、若要实现一个模为12的计数器，至少需要几个触发器？A.3B.4C.5D.65、在数字逻辑中，若要将一个十进制数37转换为二进制数，其结果是多少？A.100101B.101001C.110101D.1001116、已知一个8选1数据选择器，地址输入端有3位，当输入地址为101时，输出的数据是哪个输入通道的数据？A.第1个B.第3个C.第5个D.第7个7、若要将一个4位并行数据转换为串行数据输入，需要使用？A.计数器B.移位寄存器C.加法器D.减法器8、在数字系统中，能够比较两个数值大小的电路是？A.编码器B.译码器C.数据选择器D.数值比较器9、数字逻辑中的编码器可以将多个输入信号编码为较少的输出信号。一个16线-4线编码器，当输入为特定值时，输出的二进制编码是什么？A.根据编码器的编码规则确定输出编码。B.输出编码是随机的。C.不确定。D.根据编码器的类型判断。10、对于一个由D触发器构成的移位寄存器，如果要实现串行输入并行输出，最少需要几个D触发器？A.2B.4C.8D.1611、在数字逻辑中，要用PLA（可编程逻辑阵列）实现一个4输入2输出的逻辑函数，需要多少个可编程的与阵列单元？A.4B.8C.16D.3212、对于一个5位的二进制计数器，若初始状态为00000，经过18个时钟脉冲后，计数器的状态是多少？A.10010B.10001C.01001D.0010013、对于一个由与非门构成的锁存器，当输入使能信号为低电平时，锁存器的状态会怎样？A.保持不变B.随机变化C.置0D.置114、已知一个数字系统的时钟频率为50MHz，要实现一个周期为40ns的信号，需要经过几级计数器分频？A.2B.3C.4D.515、若一个D/A转换器的分辨率为0.01V，满量程输出为10V，则其输入数字量的位数至少为：A.8位B.10位C.12位D.16位16、在数字电路中，使用比较器比较两个8位无符号数的大小时，若第一个数大于第二个数，输出结果是什么？A.00B.01C.10D.1117、已知一个数字电路的输入信号频率为10kHz，经过一个2分频电路后，输出信号的频率是多少？A.5kHzB.10kHzC.20kHzD.40kHz18、在数字系统中，若要将一个8位的二进制补码表示的数转换为原码，以下哪个步骤是正确的？A.先取反，再加1B.直接取反C.先减1，再取反D.以上都不对19、数字逻辑中的全加器可以实现三个一位二进制数的相加。一个全加器的输入为A=1，B=0，进位C_in=1，那么输出的和S和进位C_out分别是多少？A.S=0，C_out=1。B.S=1，C_out=0。C.不确定。D.根据其他因素判断。20、在数字系统中，若要对一个10位的二进制数进行编码，使其能够通过较少的线路进行传输，以下哪种编码方式可能是合适的？A.格雷码B.8421码C.余3码D.以上都不是二、简答题（本大题共4个小题，共40分)1、（本题10分）深入解释在数字逻辑中，编码器和译码器的工作原理和功能，它们在信息处理中的重要性体现在哪里。2、（本题10分）说明在数字逻辑设计中如何进行逻辑电路的功耗估算和优化。3、（本题10分）详细说明数字逻辑中计数器的扩展方法，包括级联和并行扩展，并分析其对计数范围和性能的影响。4、（本题10分）详细阐述在数字逻辑运算中，与、或、非、异或等基本逻辑运算的真值表和逻辑表达