【MOOC】数字逻辑与集成电路设计（ASIC 设计）-电子科技大学 中国大学慕课MOOC答案

【MOOC】数字逻辑与集成电路设计（ASIC设计）-电子科技大学中国大学慕课MOOC答案数字逻辑电路设计基础单元测验1、【判断题】二进制数的进位关系是逢二进一，所以1+1=10。本题答案：【正确】2、【判断题】数字电路中晶体三极管一般工作在截止或饱和状态。本题答案：【正确】3、【判断题】数字电路输出只有0和1两种状态。本题答案：【错误】4、【判断题】(30.25)?十进制?=?(11110.01)?二进制本题答案：【正确】5、【判断题】按照电路结构和工作原理的不同分为：组合逻辑电路和时序逻辑电路。本题答案：【正确】6、【判断题】L=AB是或运算。本题答案：【错误】7、【判断题】BCD码是指用4位二进制代码来表示十进制数的十个数码。本题答案：【正确】8、【判断题】CMOS中门电路中输入端悬空作逻辑0使用。本题答案：【错误】9、【判断题】用或非门可以实现3种基本的逻辑运算。本题答案：【正确】10、【判断题】在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。本题答案：【错误】11、【判断题】采用奇偶校验电路可以发现代码传送过程中的所有错误。本题答案：【错误】12、【判断题】“0”的补码只有一种形式。本题答案：【正确】13、【判断题】卡诺图中，两个相邻的最小项至少有一个变量互反。本题答案：【正确】14、【判断题】A0=A本题答案：【正确】15、【判断题】无关项和约束项都不影响电路功能。本题答案：【错误】硬件描述语言基础单元测验1、【单选题】以下代码描述的是？assignc=！（ab）;本题答案：【与非门】2、【单选题】以下代码描述的是？assignc=！（a^b）;本题答案：【同或门】3、【单选题】以下代码描述的是？assign{c,d}=a+b;本题答案：【半加器】4、【单选题】以下代码描述中变量c表示的？assign{c,d}=a+b;本题答案：【进位】5、【单选题】在以下代码中，变量c的位宽是？assignc=a本题答案：【1】6、【单选题】如果想代码有意义，在以下代码中，变量a的位宽至少是？assignc=a本题答案：【2】7、【单选题】以下代码描述的是？assignc=d？a：b;本题答案：【多路选择器】8、【单选题】以下代码描述的是？always@(posedgeclk)if(reset==0)beginy=0;endelsey=a;end本题答案：【触发器】9、【单选题】以下代码描述的是？always@(aorborsel)beginy=0;if(sel==0)beginy=a;endelsebeginy=b;endend本题答案：【多路复用器】10、【单选题】以下代码描述的是？always@(posedgeclk)if(reset)beginout=8'b0;endelseif(enable)beginout=out+1;end本题答案：【计数器】11、【单选题】以下代码描述的是？always@(posedgeclk_in)if(reset)beginclk_out=1'b0;endelseif(enable)beginclk_out=!clk_out;end本题答案：【分频器】12、【单选题】如果变量a位宽为2位，变量b位宽为3位，以下代码中y合理的位宽是？assigny={a,b};本题答案：【5】13、【单选题】以下代码描述的是？assign{d,e}=a+b+c;本题答案：【全加器】14、【单选题】以下代码描述的是？assignout=(in==3'b000)?8'b0000_0001:(in==3'b001)?8'b0000_0010:(in==3'b010)?8'b0000_0100:(in==3'b011)?8'b0000_1000:(in==3'b100)?8'b0001_0000:(in==3'b101)?8'b0010_0000:(in==3'b110)?8'b0100_0000:(in==3'b111)?8'b1000_0000:8'h00;本题答案：【译码器】15、【单选题】以下代码中所有信号位宽全部为1，其描述的是？notU_inv(inv_sel,sel);andU_anda(asel,a,inv_sel),andU_andb(bsel,b,sel);orU_or(y,asel,bsel);本题答案：【多路复用器】16、【填空题】在Verilog中表示变量a小于等于b，应该写为ab本题答案：【<=】17、【填空题】在Verilog中表示变量a不等于b，应该写为ab本题答案：【!=##%_YZPRLFH_%##！=】18、【填空题】assignc=0x，c的值为？本题答案：【0】19、【填空题】assignc=0^x，c的值为？本题答案：【x】20、【填空题】$display(10%s3=%d,%,10%3);显示的结果为：10%3=本题答案：【1】21、【填空题】$display(10/5=%d,10/5);显示的结果为：10/5=本题答案：【2】22、【填空题】$display(5=10=%b,(5=10));显示的结果为：5=10=本题答案：【0】23、【填空题】在空格中填写正确的数据moduledecoder_using_case(binary_in,decoder_out,enable);input[3:0]binary_in;inputenable;output[15:0]decoder_out;reg[15:0]decoder_out;always@(enableorbinary_in)begindecoder_out=0;if(enable)begincase(binary_in)4'h0:decoder_out=16'h0001;4'h1:decoder_out=16'h0002;4'h2:decoder_out=16'h0004;4'h3:decoder_out=16'h0008;4'h4:decoder_out=16'h0010;4'h5:decoder_out=16'h0020;4'h6:decoder_out=16'h0040;4'h7:decoder_out=16'h0080;4'h8:decoder_out=16'h;4'h9:decoder_out=16'h0200;4'hA:decoder_out=16'h0400;4'hB:decoder_out=16'h0800;4'hC:decoder_out=16'h1000;4'hD:decoder_out=16'h2000;4'hE:decoder_out=16'h4000;4'hF:decoder_out=16'h8000;endcaseendendendmodule本题答案：【0100】24、【填空题】以下代码描述触发器，请在空格中填写正确的数值moduledff_sync_reset(data,//DataInputclk,//ClockInputreset,//Resetinputq//Qoutput);//-----------InputPorts---------------inputdata,clk,reset;//-----------OutputPorts---------------outputq;//------------InternalVariables--------regq;//-------------CodeStartsHere---------always@(posedgeclk)if(~reset)beginq=1'b;endelsebeginq=data;endendmodule本题答案：【0】25、【填空题】按以下代码描述，如果当前输出为00001000，当enable=1且reset=1是，则下一状态的输出为？moduleone_hot_cnt(out,enable,clk,reset);output[7:0]out;inputenable,clk,reset;reg[7:0]out;always@(posedgeclk)if(reset)beginout=8'b0000_0001;endelseif(enable)beginout={out[6],out[5],out[4],out[3],out[2],out[1],out[0],out[7]};endendmodule本题答案：【00000001】数字逻辑电路设计方法单元测验（时序部分）1、【单选题】已知状态转移图如下：请将在下划线处填写正确的代码：modulereduce(clk,reset,in,out);inputclk,reset,in;outputout;parameterS0=2’b00;parameterS1=2’b01;parameterS2=2’b10;regout;reg[1:0]state;reg[1:0]next_state;always@(posedgeclk)if(reset)state=S0;elsestate=next_state;always@(inorstate)case(state)S0:beginif(in)next_state=S1;elsenext_state=;end……本题答案：【S0】2、【单选题】以下不是Mealy型状态机独有的特征的是？本题答案：【状态可能随着输入的变化而变化】3、【单选题】以下对三段式状态机描述方法评价不正确的是本题答案：【只适合描述Mealy型状态机】4、【单选题】以下的描述中，必然是对Mealy型状态机的描述的是？本题答案：【always@(*)case(state)S0:beginif(in)beginnext_state=S1;out=1endelsenext_state=S0;end……】5、【单选题】以下对Moore型状态机评价不正确的是？本题答案：【通常用于比较复杂的过程控制】6、【判断题】下图所示状态机是Moore型状态机？本题答案：【正确】7、【判断题】Mealy型状态机的优势在于输出变化较为复杂时所需的状态较少本题答案：【正确】8、【判断题】以下代码描述的是Moore型状态机：always@(inorstate)case(state)zero:beginout=0;if(in)next_state=one;elsenext_state=zero;end…………本题答案：【错误】9、【判断题】寄存器传输级描述是目前可以被EDA工具综合的最高抽象层级。本题答案：【错误】10、【判断题】已知如下对输出逻辑的描述代码，state为当前状态，out为状态机输出。由此可知该状态机为Mealy型状态机。always@(state)case(state)S0:out=0;S1:out=0;S2:out=1;S3:out=1;endcase本题答案：【错误】11、【填空题】已知状态的状态图如下：复位后。状态机的输入依次为0010011，则状态机的输出依次为本题答案：【0000001】12、【填空题】已知状态转移图如下：请在下划线处填写正确的代码：modulereduce(clk,reset,in,out);inputclk,reset,in;outputout;parameterS0=2’b00;parameterS1=2’b01;parameterS2=2’b10;regout;reg[1:0]state;reg[1:0]next_state;always@(posedgeclk)if(reset)state=S0;elsestate=next_state;always@(inorstate)case(state)…………S1:beginif(in)next_state=S2;elsenext_state=;end…………本题答案：【S0##%_YZPRLFH_%##00】13、【填空题】已知状态转移图如下：请在下划线处填写正确的代码：modulereduce(clk,reset,in,out);inputclk,reset,in;outputout;parameterS0=2’b00;parameterS1=2’b01;parameterS2=2’b10;regout;reg[1:0]state;reg[1:0]next_state;always@(posedgeclk)if(reset)state=S0;elsestate=next_state;always@(inorstate)case(state)…………S2:beginif(in)next_state=;elsenext_state=S0;end…………本题答案：【S2##%_YZPRLFH_%##10】14、【填空题】已知状态图如下：则如下对对输出逻辑的描述代码空白处应为：always@(state)case(state)S0:out=0;S1:out=0;S2:out=1;S3:out=;endcase本题答案：【1】15、【填空题】已知状态转移图如下：请在下划线处填写正确的代码：modulereduce(clk,reset,in,out);inputclk,reset,in;outputout;parameterS0=2’b00;parameterS1=2’b01;parameterS2=2’b10;regout;reg[1:0]state;reg[1:0]next_state;always@(posedgeclk)if(reset)state=;elsestate=next_state;……本题答案：【S0】16、【填空题】已知状态机转移图如下：请在空白处补充合适的代码：modulereduce(clk,reset,in,out);inputclk,reset,in;outputout;parameterS0=2’b00;parameterS1=2’b01;parameterS2=2’b10;regout;reg[1:0]state;reg[1:0]next_state;…………always@(inorstate)case(state)…………S2:beginif(in)beginnext_state=S2;；（答案不留空格）endelse……end…………本题答案：【out=1】17、【填空题】下图所示状态机为型状态机本题答案：【Mealy】18、【填空题】请将以下描述全加器的代码补充完整：moduleadd_full（Cout，Sum，In_a，In_b，Cin）input[4:0]In_a，In_b;inputCin;；（答案不留空格）outputCout；assign{Cout,Sum}=In_a+In_b+Cin;endmodule本题答案：【output[4:0]Sum】19、【填空题】请将以下描述多路复用器的代码补充完整moduleaMux_2（Out，In_a，In_b，S）input[4:0]In_a，In_b;inputS;output[4:0]Out；assignOut=S？;（答案不留空格）endmodule本题答案：【In_a:In_b】20、【填空题】异步数字系统主要依靠信号实现不同模块之间的交互。本题答案：【握手】数字逻辑电路设计方法单元测验（组合部分）1、【单选题】描述下面代码的功能。modulefunc(reset,clk,out);inputclk,reset;outputregout;reg[2:0]count;always@(posedgeclk,reset)beginif(~reset)begincount=0;out=0;endelsebeginif(count==5)begincount=0;out=~out;endelsecount=count+1;endendendmodule本题答案：【12分频电路】2、【单选题】描述电路功能是（）moduleM(a,b,a_gt_b,a_eq_b,a_lt_b);inputa,b;outputa_gt_b,a_eq_b,a_lt_b;assigna_gt_b=(ab),a_eq_b=(a==b),a_lt_b=(ab);endmodule本题答案：【比较器】3、【单选题】描述下面代码的功能。moduleshiftreg_PA(E,A,clk,rst);outputA;inputE，clk,rst;regA,B,C,D;always@(posedgeclkorposedgerst)beginif(rst)beginA=0;B=0;C=0;D=0;endelsebeginA=B;B=C;C=D;D=E;endendendmodule本题答案：【异步复位的移位寄存器】4、【单选题】a的位宽为4比特，b的位宽为4比特。a=4’b0010，b=4’b1010。ab=（）。本题答案：【1】5、【单选题】描述电路功能：assignout=en?in:1’bz;本题答案：【三态门】微处理器的设计与实现单元测试1、【单选题】用VerilogHDL描述一个带有进位（或借位）的4bit加法-减法器。当控制信号con为0时，进行加法运算，当控制信号con为1时，进行减法运算Moduleadd_sub_4bit(a,b,ci,con,s,co);Input[3:0]a,b;Inputci,con;Output[3:0]s;Outputco;Reg[3:0]s;Regco;Always@(________)beginIf(con){co,s}=a-b-ci;else{co,s}=a+b+ci;endmodule本题答案：【a,b,ci,con】2、【单选题】用VerilogHDL描述如下电路，其中输入是A和CP，输出为Q1、Q2和Q3Moduleregister(A,Q1,Q2,Q3,CP)InputA,CP;OutputQ1,Q2,Q3;RegQ1,Q2,Q3;always@(posedgeCP)begin_____________endendmodule本题答案：【Q1=A;Q2=Q1;Q3=Q2;】3、【单选题】CPU的作用是在控制器的协调下，控制计算机的各个部件执行程序的指令序列，使其有条不紊地进行。以下哪一项不属于CPU需要进行的基本功能。本题答案：【存储指令】4、【单选题】算术逻辑运算单元(ALU)是CPU设计中重要组成部分。针对几种不同操作码分别实现相应的加、与、异或、跳转等多种基本操作运算。请在下划线补充合适的语句。modulealu(alu_out,zero,data,accum,alu_clk,opcode);output[