电子教案-高频电子教案(第三版)-高频电子教案(第三版)-720-电子课件

7.2.4集成锁相环路集成PLL分类：电路构成全模拟：模拟PDLFVCO全数字：数字PDLFVCO模拟+数字：数字PD模拟LFVCO用途通用PLL专用PLLVCO电压控制变容二极各电容→振荡频率射极耦合多谐振荡器频率高积分—施密特触发器多谐振荡频率低一、通用型单片集成锁相环路L562最高工作频率—30MHzA1A3A2VCO限幅器鉴相器VCO输出VCO输入偏压基准同步带调节地输入环路滤波器去加重解调输出CVCOVCC12345678910111213141516PD0.01μF解调输出PDA1A2A3VCO限幅器0.01μF0.01μF0.1μF0.01μF0.01μF51Ω51Ω15kΩ11kΩ12kΩ1kΩ1kΩ(10.7MHz)1kΩC4VDD(+18V)C3ui(t)VCO输出30pFC5~30pF同步带调节123456789101112151314偏压16外接电路（调频解调）提高解调电路抗干扰性二、CMOS锁相环CD4046ooA1A2VCOPDIIPDI+VDD(5~15V)禁止R1R2VSSCR8R5R4VDDC2VZ+-1213346711125891015÷N14信号输入特点：1.两个鉴相器（选其一工作）PDI：有三角形鉴相特性要求：两输入信号占空比为50%方波无输入时，输出电压VDD/2o鉴相特性输入信噪比及固有频差较小时采用PDII:数字式鉴频鉴相器只对上升沿起作用ouD(t)鉴相区鉴频区鉴频区Udm-Udmfi

<

fofi

>

fofi

=

fo输出与uD(t)无关鉴相特性输入信噪比大或捕捉固有频差较大时采用7.2.5PLL的应用一、锁相鉴频电路PDLFVCO输入调频信号输出解调信号uＣ(t)要求：捕捉带＞输入调频信号的最大频偏环路带宽＞输入调频信号中调制信号的频谱宽度二、调幅波的同步检波AMXYLPFuO(t)ur(t)us(t)复习同步检波解调电压输出同步信号ui(t)PDLFVCOp/2移相器同步检波器同步信号提取电路有p/2固定相移三、锁相接收机（窄带跟踪环路）本地标准中频信号混频器中频放大器PD输入信号VCOLF中频信号输出PLL+混频器+中频放大7.3频率合成技术频率合成目的：利用一个或多个高稳定晶体振荡器产生出一系列间隔的离散频率信号用途：通信系统的载波，步一供应关系实现频道转换频率合成方式直接合成间接合成（锁相环路法）混频f1f2f1+f2优点：转换时间短缺点：离散频率不能太多，电路复杂7.3.1评价频率合成性能的主要技术指标1.频率范围

2.频率间隔（分辩力）最低~最高输出频率－相邻频率之间的最小间隔3.频率转换时间从一个（离散频率）转换到另一个频率达到稳定工作所需时间4.频率准确度和稳定度5.频谱纯度输出信号接近正弦波的程度f0选定频率理想：–120–100–80–60–100–20选定频率寄生频率相位噪声谐波ff02fo3fo0实际：来自混频器的高次组合频率相对幅度（dB)7.3.2锁相频率合成器一、简单锁相频率合成器晶体振荡器参考分频器÷RPDLFVCO分频器

÷Nfsfrfofo/Nfs/Rfr

=fs

/R锁定时fr

=fs

/R=fo

/N所以fo

=Nfs/R=NfrCD4046应用实例：1024kCC4040

CD4046CC40103÷N4kHzfo可编程分频器N=2912级二进制计数器取R=28=256fr=1024k/256=4kHz频率间隔fo=Nfr13二、简单频率合成器存在的问题1.减小频率间隔与提高频率转换速度相矛盾解释：减小fr，因(BW<fr)则BW减小，LF滤除fo，当一个输出频率转换到另一个频率时，环路的捕捉时间或跟踪时间就加强，使频率转换时间加长2.接入分频器后，环路增益下降为原来的1/N，影响环路的动态工作性能。3.可编程分频器工作频率低，无法满足大多数通信系统中工作频率高的要求改进思想：减小频率间隔fr，而不影响BW三、多环式锁相频率合成器例：三环鉴相环路滤波VCO÷M÷NA鉴相÷NB混频（一）环路滤波带通VCO环路滤波VCO鉴相固定分频程序分频M=100fr

=100kHzfAfBfO程序分频BCfA=(NA/100)frfB=NB

fr已知：由300

NA

399推出300kHz

fA300

399kHz由351

NB

397推出5.1MHz

fB

39.7MHzfA=

fo

–

fB

即：fo=

fA+

fB