第二章 微型计算机基础_第1页
第二章 微型计算机基础_第2页
第二章 微型计算机基础_第3页
第二章 微型计算机基础_第4页
第二章 微型计算机基础_第5页
已阅读5页,还剩160页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第2章微型计算机基础

主要内容:

・微型机的基本结构

•8088(8086)微处理器的工作原

理、引线及结构

•总线的一般概念

2.1微型计算机的基本结构

掌握:

・微机系统的基本组成

•微型机的工作原理

2.1.1、微型计算机的概念结构

冯•诺依曼的计算机工作原理

——存储程序工作原理

冯•诺依曼机的特点:

•将计算过程描述为由许多条指令按一定顺序组

成的程序,并放在存储器保存。

•指令按其在存储器中存放的顺序执行。

•由控制器控制整个程序和数据的存取以及程序

的执行。

•以运算器为核心,所有的执行都经过运算器。

冯•诺依曼计算机结构

、系统组成

/CPU

存储器

「主机输入/输出接口

「硬件系统〔总线

1〔外设

微机系统<

「系统软件

〔软件系统Y

应用软件

天津工业大学

微型计算机的概念结构图

(CPU)

控理器运耳器寄产器

总中断

线

算软件

输入输出接口外设

1.硬件系统

r微处理器(CPU)(centralprocessingunit)

存储器

输入/输出接口

[总线

1)微处理器p28

•微处理器简称CPU,是计算机的核心,

主要包括:p29图2-3

运算器(算术逻辑单元)

缶九器:

寄存器组(RAM型存储器规模小功能强)

2)存储器(内存)p29

•定义:

用于存放计算机工作过程中需要操

作的数据和程序。

有关内存储器的几个概念:

・内存单元的地址和内容

•内存容量

•内存的操作

•内存的分类

内存单元的地址和内容

■每个单元都对应一个地址,以实现对单元内容的寻址。

•寻址:寻找操作数的地址。p29

内存

内存地址

内存容量:

•内存所含存储单元的个数,以字节

为单位。

­内存容量的大小依CPU的寻址范围而

定(即CPU地址信号线的位数)。

内存操作包括两种:

•读操作:将内存单元的内容取入

CPU,原单元内容不改变。

•写操作:CPU将信息放入内存单元,

单元中原来的内容被覆盖。

内存储器的分类

「随机存取存储器(RAM)

按工作方<

式可分为

只读存储器(ROM)

3)输入/输出接口

•接口是CPU与外部设备间的桥梁

接口的分类:

并行接口

数据传输方式

串行接口

输入接口

数据传输方向

输出接口

接口的功能:p31

­数据缓冲、寄存。

•信号电平或类型的转换。

•实现主机与外设间的运行匹配。

天津工业大学

4)总线概念和相关知识P31

1概述

总线是用来连接各部件的一组通信线,换言之,总线是一

种在多于两个模块(设备或子系统)间传送信息的公共通路。为

在各模块之间实现信息共享和交换,总线由传送信息的物理介

质以及一套管理信息传输的协议所构成。采用总线结构有两个

优点:一是各部件可通过总线交换信息,相互之间不必直接连

线,减少了传输线的根数,从而提高了微机的可靠性;二是在

扩展微机功能时,只需把要扩展的部件接到总线上即可,使功

能扩展十分方便。

天津工业大学

总线分类:

总线按其功能可分为系统总线(内总线)和通信总线(外总

线)。内总线指微机系统内部模块或插件板间进行通信联系的总

线,如ISA总线、PCI总线、等。外总线指把不同微机系统连接

起来的通信线路。按信号传输方式,通信线路可分为串行总线

和并行总线。串行总线(如RS-232、RS-422等)是按位串行方式

传送信息;并行总线(如IEEE-488)的其信息以并行方式同时传

送。各种标准总线都在信号系统、电气特性、机械特性及模板

结构等多方面做了规范定义。

天津工业大学

微机总线可分为三类:

(1)片总线:又称芯片总线,或元件级总线,是在集成电

路芯片内部,用来连接各功能单元的信息通路。例如,CPU芯片

1的内部总线,它是ALU寄存器和控制器之间的信息通路。

(2)内总线:又称系统总线,或板级总线、微机总线,是

用于微机系统中各插件之间信息传输的通路。

(3)外总线:又称通信总线,是微机系统之间或微机系统

与其他系统之间信息传输的通路。

天津工业大学

内总线一般由三部分组成:P31

数据总线DATABUS

地址总线ADDRESSBUS

控制总线CONTROLBUS

(1)数据总线:一般是三态逻辑控制的若干位(如8、16等)

数据线宽的双向数据总线,用以实现微处理器、存储器及I/O接

口间的数据交换。

(2)地址总线:用于微处理器输出地址,以确定存储器单

元地址及I/O接口部件地址。一般都是三态逻辑控制的若干位

(如16、24等)线宽的单向传送地址总线。

天津工业大学

(3)控制总线:用来传送保证计算机同步和协调的定时、

控制信号,使微机各部件协调动作,从而保证正确地通过数据

总线传送各项信息的操作。其中有些控制信号由微处理器向其

他部件输出,如读/写等信号;另一些控制信号则由其他部件

输入到微处理器中,如中断请求、复位等信号。控制总线不需

用三态逻辑。

天津工业大学

常用系统总线标准及其主要技术指标

p61

提到总线要指出什么样的总线才有意义,总线标准是指芯

片之间,插板之间和系统之间,通过总线进行连接和传输

信息时,应该遵守的一些协议和规范。包括硬件和软件两

八方面,总线工作时钟频率,信号定义、系统结构、电气

规范、机械规范、驱动和管理程序。平时常说的总线实际

上是总线标准,不同的标准形成了不同的类型和不同版本

的总线。(生产标准)

总线的几种类型:

ISA总线:工业标准体系总线,也称AT总线;

EISA总线:扩展的工业标准总线;

MCA总线:微通道系统总线;

PCI总线:外设互联总线。

下图为使用PCI总线的计算机系统:

天津工业大学

•(1)ISA(IndustrialStandardArchitecture)由

旧M公司推出,用于PC/XT机型的总线结构。总

线时钟为8MHz,早期数据线为8位,地址线20位,

最大传输速率为8MB/S。后期数据线扩充为16位,

地址线扩充为34位,最大传输速率为16MB/s,

后又称为AT总线。

•ISA总线使用独立于CPU的时钟,有利于CPU性

能的提高;ISA总线没有支持总线仲裁的逻辑,

不能支持多台总线主控设备系统;ISA总线上的

数据传输必须通过CPU或MDA接口来管理,降低

了CPU的效率。

天津工业大学

•(2)PCI

•PeripheralComponentInterconnect(夕卜设部件

互连标准)是由Interl公司提供的标准总线。它与

CPU时钟无关,采用33MHz总线时钟,数据位为

32位,可扩充到64位,数据传输率达133—

246MB/So具有很强的兼容性,与ISA、EISA总

线兼容,支持无限读写突发方式,比直接使用

CPU总线的局部总线快,可视为CPU与外部设备

之间的一个中间层,通过PCI桥(PCI控制器)与

外设连接。

•ppi控制器有多级缓冲,可将一批数据快速写入

缓冲器中。

天津工业大学

•AGP(AcceleratedGraphicsProt)接口在

PCI图形接口的基础上发展而来的,是一种

专用的显示接口,具有独占总线的特点,

只有图像数据才能通过AGP端口。AGP又

分为AGP8x、AGP4x和AGP2x等不同的

标准。现在AGP8X已经是主流,总线带宽

达到2133MB/S,是AGP4X的两倍。

天津工业大学

使用PCI局部总线的计算机系统

天津工业大学

I巾排巾RAID)

主板的主要硬件构成

CPU插座

芯片组

内存插槽

系统BIOS

CMOS

总线扩展槽

串行、并行接口

O

天津工业大学

本课程中的总线是指:

总线结构图

总线结构,系统中各部件“挂”在总线上

天津工业大学

实验用设备

天、'卦-rJbJ-冷

-2.软件系统

•软件:为运行、管理和维护计算机系统或为实

现某一功能而编写的各种程序的总和及其相关

资料。

「操作系统用于微机软硬件资源

<编译系统的管理和调度控制任

「系统软件务的运行,实现人机

网络系统接口。

软件

游戏

〔应用软件《解决具体的实际问题

办公软件

天津工业大学

212微机的工作过程p32

1微型计算机的工作过程:

・1复位

•2取指令和操作码其中复位是一个关键的

动作,复位后将确定程

•3指令译码序执行的起始位置;

-4取操作数CSFFFFH

IP0000H

•5执行

•6执行结果送存

•7取下一条指令

天津工业大学

•程序工作的例子:p34标注重点

•不同系列的微处理器各自具有不同的指令表。

•1其中p35表2-1反映了助记符与机器码之间的关系。

•解决某一问题而设计的一串指令称为程序。计算

机刚诞生时,只能使用机器语言来编制程序。现

在已开发出很多高级程序语言并得到广泛使用,

但计算机硬件唯一能接受的语言是机器指令,所

有程序运行都要转化成机器指令在CPU中逐条执行。

天津工业大学

01DfiTASSEGMENT

02;此处输入数据段代码

03DATASENDS

04cTC:\PROGRA'l\IASIFO*l\bin\debug.exe□X

OSSTACKSSEGMENTRD

06;此处输入堆樵段代;13DF:0000B8DF138ED8B405B0-0583C008F4B44CCD.............L.

13DF:00102100000000000000-0000000000000000

07STACKSENDS

13DF:00200000000000000000-0000000000000000.....

0813DF:00300000000000000000-0000000000000000.....

B9CODESSEGMENT13DF:00400000000000000000—0000000000000000.....

13DF:00500000000000000000-0000000000000000.....

10ASSUMECS:CODES,D:

13DF:00600000000000000000—0000000000000000.....

11STfiRT:13DF:00?00000000000000000-0000000000000000.....

12MOUAX,DATAS-T=13DF:0000

13MOUDS,AX

fiX=13DFBX=0000CX=0011DX=0000SP=0000BP=0000SI=0000DI=0000

14眦处输入代码据段,BS=13CFES=13CFSS=13DFCS=13DFIP=0003NUUPEIPLNZNAP0NC

15mouAH,513DF:00038ED8MOUDS,AX

-T

16MOUAL,5

17ADDAX,8AX=13DFBX=0000CX=0011DX=0000SP=0000BP=0000SI=0000DI=0000

18HLT»S=13DFES=13CFSS=13DFCS=13DFIP=0005NUUPElPLNZNAPONC

13DF:0005B405MOUAH,05

19MOUAH,4cH

20INT21H

21CODESENDSfiX=05DFBX=0000CX=0011DX=0000SP=0000BP=0000SI=0000DI=0000

pS=13DFES=13CFSS=13DFCS=13DFIP=000?NUUPEIPLNZNAPONC

22ENDSTfiRT

13DF:000?B005MOUAL,05

天津工业大学

•2用指令的执行过程解释过程1o

•操作过程举例p35详细的解释程序的执行过

程。2-82-9

•解释p37图2-10

天津工业大学

2.28088微处理器

相关知识1

微处理■性能指标

CPU(CentralProcessingUnit)即中央处理器,从雏形出

现到发展壮大的今天,由于制造技术越来越先进,因此集成度

越来越高,内部的晶体管数已达到几千万个。虽然从最初的

CPU发展到现在,其晶体管数增加了几千倍,但是CPU的内部结

构仍然可分为控制单元、逻辑单元和存储单元三大部分。CPU

的性能大致上反映了它所配置的微机的性能。CPU主要的性能

指标有几项,下面分别介绍。

天津工业大学

AMD的双核

的双核ExecutionExecution

IntelCoreCore

1MBL21MBL2

CacheCache

Busl/FBusl/F

天津工业大学

1.字长

所谓字长,即处理器一次性加工运算二进制数的最大位数。

字长是处理器性能指标的主要量度之一,它与计算机其他性能

指标(如内存最大容量、文件的最大长度、数据在计算机内部的

传输速度、计算机处理速度和精度等)有着十分密切的关系。字

长是计算机系统体系结构、操作系统结构和应用软件设计的基

础,也是决定计算机系统综合性能的基础。

天津工业大学

2.主频

主频也就是CPU的时钟频率,简单地说就是CPU运算时的工

作频率。一般说来,主频越高,一个单位时间里面完成的指令

数也越多,当然CPU的速度也就越快。不过由于各种各样的CPU

的内部结构不尽相同,因此并非所有的时钟频率相同的CPU其

性能都一样。外频是系统总线的工作频率;倍频则是指CPU外

频与主频相差的倍数。三者有着十分密切的关系,即:主频二

外频X倍频。

IntelCore2QuadQ955045nm工艺制造、双核心设计,继续沿用LGA775接口,

主频为2.83GHz;外频提升至333MHz,倍频为6〜8.5范围可调;

”山^

•机器周期就是时钟周期,对应外部时钟的频率,指

令周期是执行一条指令所用的时间,由时钟周期组

成,是整数个时钟周期数,时间长短也就是时钟

周期数因指令而异,从一到一百多个不等。执行

一条指令当中如果要访问内存或I/O就会启动总线

周期,总线周期存在于指令周期中(DMA传送除

外),总线周期一般占用四个时钟周期,内存或

I/O速度跟不上的话就得加入一个或几个时钟周期

做为TW状态,总线周期也称读写周期或内存周期。

天津工业大学

•CPU通过总线与存储器、输入输出端口传

送一次数据所需要的时间,称为一个总线

周期。通常8088/8086CPU的总线周期包

括4个丁状态,每个T状态为一个时钟周期。

计算机执行一条指令所需要的时间,为一

个指令周期。指令周期有长有短。一般指

令的周期为3到4个T状态,与存储器操作有

关的指令周期为10个T状态左右,而乘除法

指令的指令周期达100个T状态以上。

天津工业大学

3.内存总线速度

内存总线速度(MemoryBusSpeed)一般等同于CPU

的外频。内存总线的速度对整个系统性能来说很重要,

由于内存速度的发展滞后于CPU的发展速度,为了缓解

内存带来的瓶颈,开发了二级(L2)缓存,来协调两者

之间的差异,内存总线速度就是指CPU与二级高速缓存

以及内存之间的工作频率。

天津工业大学

4.工作电压

工作电压(SupplyVoltage)指的是CPU正常工作所需的电

压。早期CPU(286〜486)的工作电压为5V,由于制造工艺相对

落后,以致CPU发热量大,寿命短。随着CPU的制造工艺与主频

的提高,CPU的工作电压逐步下降,到奔腾时代,电压曾有过

3.5V,后来又下降到3.3V,甚至降到了2.8V,Intel最新出

品的Coppermine已经采用1.6V的工作电压了。低电压能解决

耗电过大和发热过高的问题,这对于笔记本电脑尤其重要。随

着CPU的制造工艺与主频的提高,近年来各种CPU的工作电压有

逐步下降的趋势。

天津工业大学

5.地址总线宽度

地址总线宽度决定了CPU可以访问存储器的物理地址空间,

简单地说就是CPU到底能够使用多大容量的内存。地址线的宽度

为20位的微机,最多可以直接访问1MB的物理空间,但是对于

&86以上的微机系统,地址线的宽度为32位,最多可以直接访问

4096MB(4GB)的物理空间。

6.数据总线宽度

数据总线负责整个系统数据流量的大小,而数据总线宽度

则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一

次数据传输的信息量。

天津工业大学

7.协处理器

协处理器主要的功能就是负责浮点运算。在486以前的CPU

里面,是没有内置协处理器的,主板上可以另外加一个外置协

处理器,其目的就是增强浮点运算的功能。486以后的CPU一般

都内置了协处理器,协处理器的功能也不再局限于增强浮点运

算功能,含有内置协处理器的CPU,可以加快特定类型的数值计

算,某些需要进行复杂计算的软件系统(如高版本的AutoCAD)就

需要协处理器支持。

天津工业大学

•相关知识2

・1、微通1器根据结构和形式可以分为:

•(1)单片机

•将微处理器、存储器、简单的I/O接口电路等

集成在一块超大规模芯片上。称为单片微型计

算机。

•单片机的型号多种多样:

•MCS-518位

•MCS-9616位

•MCS-96032位

•MC908QY4SST89E58.....

天津工业大学

•(2)单板机

・将微型计算机的主要部分安装在一个印制

电路板上,包括微处理器,存储器、I/O接

口电路、数码显示、小键盘等,主要用于

教学和实验。

•TP801Z80

•TP868086/8088

•等等。

天津工业大学

试验箱外形

Dais-PG206

达爱思教仪

DaisTeachingApparatuses

启东达爱思计算机有限公司

生产许可证:XK09-2041105

天津工业大学

•(3)个人计算机:

・将微型计算机组成部分安装在几个印刷电路板上,

还配有硬盘,键盘,鼠标,显示器等,供单个用

户使用。

•(4)嵌入式微处理器

•1)对实时多任务有很强的支持能力,

•2)具有功能很强的存储区保护功能。

•3)可扩展的处理器结构,

•4)嵌入式微处理器必须功耗很低,

天津工业大学

•嵌入式计算机系统同通用型计算机系统相比具有以下特点:

•1.嵌入式系统通常是面向特定应用的嵌入式CPU与通用型

的最大不同就是嵌入式CPU大多工作在为特定用户群设计

的系统中,它通常都具有低功耗、体积小、集成度高等特

点,能够把通用CPU中许多由板卡完成的任务集成在芯片

内部,从而有利于嵌入式系统设计趋于小型化,移动能力

大大增强,跟网络的耦合也越来越紧密。

•2.嵌入式系统的硬件和软件都必须高效率地设计,量体裁

衣、去除冗余,力争在同样的硅片面积上实现更高的性能。

天津工业大学

•2、根据处理器的位数分类:

・“位数”指的是微处理器中运算器能够并

行处理的二进制位数来决定的。

•4位4004、

•8位8008>PC/XT系统

•准16位和16位8088/8086>

•32位803861PC/AT系统

•64位itanium,

天津工业大学

-3、根据CPU指令系统分类:

•精简指令系统RISC和复杂指令系统CISC

•ComplexInstructionSetComputer

•ReducedInstructionSetComputer

•RISC、CISC只不过是计算机CPU技术上的一种

设计思想,设计思路和体系结构不同。

而且所谓精简指令、复杂指令只不过是沿用最初

的叫法。现在看来,RISC的指令数量并不比

CISC少,甚至还要更多。区别RISC、CISC关键

是看体系结构,不是比较指令数的多少.

天津工业大学

本节主要内容:

•8088CPU夕卜部弓|线及功能

•8088CPU的内部结构和特点

•各内部寄存器的功能

•8088的工作时序

221、概述P40

当前使用的INTEL系列微处理器由8088/8086

发展而来。

1.8086是16位微处理器。

2.8088的指令系统与8086兼容,内部结构也

基本一致。

3.8088位准16位机,因为片外数据总线为8位

4.8088/8086为40弓|脚封装。

222指令流水线:P41图2-14

串行工作方式:

控制器和运算器交替工作,按顺序完成

上述指令执行过程。

并行工作方式:

运算器和控制器可同时工作。

串行工作方式:

・8088以前的CPU采用串行工作方式,工作

效率低。

CPU取指令1执行1存结果1取指令2取操作数执行2

BUS)忙碌忙碌忙碌忙碌

并行工作方式:

•8088CPU采用并行工作方式,主要是因

为CPU内部具有执行单元EU和总线接口

天津工业大学

Pentium超标量与流水线

①超标量和流水线的概念

超标量:配置多个执行部件和指令译码电路,能同

时执行多条指令。

Pentium由三个执行单元组织而成,一个执行浮点指

令,另两个执行整型指令(U流水线和V流水线),

这意味着Pentium同时可以执三条指令

------超标量

天津工业大学

流水线:在CPU中把一条指令分解成多个可单独处理的

操作,使每个操作在一个专门的硬件站(Stage)上执行,

这样一条指令需要顺序地经过流水线中多个站的处理才

能完成,但是前后相连的几条指令可以依次流入流水线

中,在多个站间重叠执行,因此可以实现指令的并行处

理。

80486的指令分PF、DI、D2、EX、WB五个操作步骤

012345678

IIIIII_______|_______|_______L*时间

;iPFDID2EXWB

■xx.

i2◄PF1--D--I1--D--2---E--X1--W--B►

i3PF◄-D--I---D--2---E--X---W---B-----►

i4◄-P--F-1-D--I-1-D--2-1-E--X-1-W---B►

天津工业大学

五个阶段的整数流水线:

•PF(预取):处理器从代码cache中预取指令

■D1(译码阶段1):处理器对指令译码确定操作码

和寻址信息。在这个阶段还进行指令的成对性

检查和分支预测

•D2(译码阶段2):产生访问存储器的地址

•EX(执行):处理器或者访问数据cache,或者利

用ALU、筒型移位器或其他功能单元计算结果

•WB(写回):利用指令运行结果更新寄存器和标

志寄存器

天津工业大学

Pentium的超标量流水线

012345678

।----1----1----1----1----1----1----1----1-------时间

〃UPFDID2EXWB

i2VPFDID2EXWB

◄--------------------------------------------------------------------------------------►

i3UPFDID2EXWB

◄--------------------------------------------------------------------------------------►

i4VPFDID2EXWB

i5u―PFDID2EXWB

i6VPFDID2EXWB

◄--------------1--------------------------------X--------------------------------►

i7UPFDID2EXWB

◄--------------------------------------------------1--------------------------------►

i8VPFDID2EXWB

◄--------------1--------------1--------------1--------------1--------------►

天津工业大学

PentiumPro的流水线就长达14步。将流水线

的步(级)数设计得越多,其完成一条指令的

速度就越快,因此才能适应工作主频更高

的CPLL

2.2.38088夕卜部弓|脚和功能P42图2-15

•8088可工作于两种模式下,即:

最小模式和最大模式。P65图2-32

・最小模式为单处理机模式,控制信号较

少,一般可不必接总线控制器8288。

・最大模式为多处理机模式,控制信号较

多,须通过总线控制器与总线相连。

(数学协处理器8087)

•P41最后三行。

最小模式下的连接示意图p65

最大模式下的连接示意图:p66

地址总线

数据总线

控制总线

8088CPU的引线分类概述P42

引脚定义的方法可大致分为:

•每个引脚只传送一种信息(而等)

•引脚电平的高低不同的信号(IO/M等)

•CP些虹不同方式有不同的名称和定义

(WR/LOCK等)

•分时复用引脚(AD7〜AD。等);

•引脚的输入和输出分别传送不同的信息

(RQ/GW)。

天津工业大学______________

8088微处理器的引脚功能

8088为40引脚双列直插式封装,某些引脚具

有双重功能,称为引脚复用。

1.分时复用:在同一个总线周期中不同的时

钟周期内功能不同;

2.模式复用:根据工作模式的不同引脚定义不同。

天津工业大学

—1」40—

GNDVcc

/SX239AD15

/AD」338Al6/S38086引脚

AD12437Al7/S4

AD”536Al8/Ss

A_/O

AD10635

78086(

Q3BHE/SJ

AD:--CPTT_______7

(ADJ833MN/MX

V932RD

1031HOLD(RQ/GTo)

AD6

1130HLDA(RQ/GTi)

AD5—

1229WR(LOCK)

AD4

1328M/IO(S)

AD32

1427DT/R(S[)

AD2

AD11526DENa)

1625ALE(QS0)

AD0

24)

NMI17—INTA(QSi

INTR1823TEST

CLK1922READY

21RESET

GND—20—

天津工业大学

GND]40Vcc

/Q239A15

338A/S图2-158088引脚

x163

Ai2437A。/S4

A11536Al8/S5

A10635

JSSQ(HIGH)^

\A97808834

\ACPU33

81~8^MN/MX

932RD

1031HOLD(RQ/GT)

AD60

1130HLDA(RQ/GTi)

AD5—

1229WR(LOCK)

AD4

1328IO/M(S)

AD32

1427DT/R(S7)

AD2

AD11526DEN(SO)

1625ALE(QSO)

AD0

NMI1724INTA(QS,)注意修改书中的错误

INTR1823TEST

CLK1922READY

GND2021RESET

天津工业大学

地址/数据复用总线引脚,双向,分时复用

AD7-AD0

构造总线必须加锁存器,8088的高8位不做

复用,地址引脚是单向的。(P65)

A/S3~Ai9/S6地址/状态复用引脚,单向,分时复用

访问存储器时,在总线周期的Ti时刻,

做高4位地址,T2、T3、Tw、T4状态

时,用于输出状态信息。

访问I/O端口时,输出均为低电平,8086

最多可访问64K个I/O端口o

S6=0,8086/8088当前与总线相连

S5表示中断允许标志位IF的状态

JS5=1,允许可屏蔽中断

|S5=0,禁止一切可屏蔽中断

天津工业大学

表2-2S4、S3的编码表(P42)

S3特性(所使用的段寄存器)

S4

00ES

01SS

10CS(或者不是寄存器操作)

11DS

天津工业大学

CLK时钟,输入

CPU和总线控制的基准定时脉冲,一个时钟周期内

具有1/3有效高电平(即占空比33%),其频率为4MHz、

5MHz、8MHz、10MHz等,CPU的所有操作都是在时

钟同步下进行的。

周期

,~人」,•时钟CLK:时钟输

入占空比1/3(P65)

1/32/3

天津工业大学

RESET复位信号,高电平有效

8086/8088要求复位信号至少维持4个时钟周期的高

电平,以完成CPU内部寄存器的复位操作。复位后

CPU从FFFF0H单元启动,在此处安排一条长转移指令,

使CPU执行一条特定的启动程序,称为引导程序。系统

复位后各寄存器的状态如下:

内部寄存器状态

标志寄存器FR清零

IPOOOOH

CSFFFFH

DSOOOOH

SSOOOOH

ESOOOOH

旨令队列缓冲器清零

天津工业大学

DEN数据允许,输出,低电平有效

在最小模式下作为输出信号的输出端,有时数据总线

需要加双向驱动器(8286、74LS245)就用DEN作为

驱动器的选通信号,在每个存储器读、写,I/O读、

写或中断响应周期中,DEN都变为有效低电平。

DT/R数据发送/接收控制,输出

当数据总线需要双向驱动时,用来做方向控制;当为

高电平时,则进行数据发送,当为低电平则为数据接收。

IO而外包存储器访问控制,输出

当IO而为低电平时,表示CPU访问存储器,若为高电

平时,表示CPU执行输入/出(IN\OUT)指令对外设进行访问。

天津工业大学

WR写信号、输出,低电平有效_

当CPU执行存储器或I/O写操作指令时,WR为低电平。

RD读信号、输出,低电平有效—

当CPU执行存储器或I/O读操作指令时,RD为低电平。

HOLD请求占用总线,输入,高电平有效

当系统中其它模块或部件需要占用总线时,向CPU发出

申请。

HLDA总线请求回答信号,输出,高电平有效

HLDA=1,表示CPU同意让出总线。

天津工业大学

在DMA(直接存储器存取)工作方式时,

DMA控制器(DMAC)向CPU发出请求占用总线

信号(H0LD=1),希望CPU让出对总线的控制

权。CPU接到该请求后,在执行完当前操作后,

通知DMAC可以使用总线,此时总线均为高阻状

态,CPU不再拥有总线控制权,只能进入等待。

当HOLD变为低电平时,表示DMAC占用总线结束,

CPU也将HLDA变为低电平,CPU可重新获得总

线控制权。

天津工业大学

READY“准备好”信号,输入,高电平有效

P65

用来使CPU和慢速的存储器(或I/O设备)之间

的速度匹配,当被访问的设备、数据没有准备好

之前,该信号为低电平使CPU自动插入等待状态

Tw来延长总线周期,当数据或设备准备好时,该

信号为高电平,CPU继续执行该总线周期。为避

免失误设备送来的READY信号,必须先经过时钟

发生器8284,与时钟CLK同步后,再送入CPU的

READY引脚。

天津工业大学

READY准备好信号,输入

在T3时刻检查READY。P53

天津工业大学

TEST:测试信号,输入,低电平有效

当执行WAIT指令时,每隔5个时钟周期,

CPU就对该引脚采样,若为高电平,就使CPU重

复执行WAIT指令而处于等待状态,直到变为低

电平,CPU脱离等待继续执行下一条指令。该引

脚与WAIT配合,可以实现CPU与外设同步工作。

天津工业大学

NMI非屏蔽中断,输入,上升沿有效

当该引脚出现有效信号时,CPU执行完指令后,

立即响应中断,不受IF影响,软件也屏蔽不掉,中断

类型号是2。

INTR可屏蔽中断,输入,高电平有效

CPU在执行每一条指令的最后一个时钟周期采样

该弓I脚,若为高电平(若IF=1),则响应中断。

天津工业大学

INTA:中断响应、输出、低电平有效。

CPU响应外部中断请求后,发给请求中断请求

设备的回答信号,在每个中断周期的T2、T3和

Tw期间,它变为低电平。一般发送两个负脉冲信号,

第一个通知外设,它发生的中断请求已被响应,第

二个通知中断源送出中断矢量码(即读取矢量码的

选通信号)

天津工业大学

ALE地址所存允许信号、输出、高电平有效

在总线周期Ti期间,ALE的下降沿将出现在

AD7〜AD。总线上的地址信息锁在锁存器的输出

端,并保持到数据的输入/输出完成。ALE不能浮

空。

MN/MX最小/最大模式控制信号,该引脚固定

接到+5V电源时,CPU处于最小工作模式,如果

接地,CPU处于最大工作模式。

天津工业大学

•SSo系统状态信号输出,与DT/R和10/耐确

定最小模式下当前总线周期状态。

P44表2-4

天津工业大学

表2-4IO/M>DT/R>SS0编码表

MR总线操作

10/DT/SSn

100中断响应

101读I/O端口

110写I/O端口

111暂停

000取指

001读存储器

010写存储器

011无效

天津工业大学

在8088的控制总线中,有一部分总线的功能与工作方式无

关,而另一部分总线的功能随工作方式不同而不同(即一条信号

线有两种功能),现分别叙述。

1)受MN/MX影响的信号线(最大方式信号)366)

(1)$2、$、So——总线周期状态信号(三态、输出)。它们

表示8088总线周期的操作类型,送到系统中的总线控制器为

8288O见图p66,8288根据这三个状态信号,产生存储器读/写

命令、I/O端口读/写命令以及中断响应信号,”2、5、%的译码

表如表2-5所示。

天津工业大学

表2-51、1、5译码表

『0操作类型(CPU周期)

000中断响应

001读I/O端口

010写I/O端口

011暂停

100取指

101读存储器(数据)

110写存储器

111无效(无总线周期)

天津工业大学

•在总线周期的T4期间,S2、S1、SO的任

何变化,都指示一个总线周期的开始,而

在T3期间(或Tw等待周期期间)返回无效状

态,表示一个总线周期的结束。在DMA(直

接存储器存取)方式下,S2、S1、SO处于

高阻状态。

天津工业大学

(2)LOCK封锁信号,低电平有效,输出。

当E0CK为低电平时,就封锁了总线,其它

设备不能获得总线控制权的机会,它的状态可由

指令设置,如果CPU执行一条加有LOCK前缀的

指令(例LOCKXCHGAX,MEM)则在指令执

行过程中引脚一直输出低电平,直到加前

缀的指令执行完毕。使用此功能,可以防止某条

指令在执行过程中被打断。

天津工业大学

(3)WGTo,WGT;——请求/允许总线访问控制信号(双

向)。这两种信号线是为多处理机应用而设计的,用于对总线控

制权的请求和应答,其特点是请求和允许功能由一根信号线来

实现。

总线访问的请求/允许时序分为三个阶段,即请求、允许和

释放。首先是协处理器向8088输出题请求使用总线,然后在

CPU(8088)的T4或下一个总线周期的T1时期,CPU输出一个宽度

为一个时钟周期的脉冲信号给请求总线的协处理器,作为总

线响应信号,从下一个时钟周期开始,CPU释放总线。当协处理

器使用总线结束时,再给出一个宽度为一个时钟周期的脉冲信

号的给CPU,表示总线使用结束,从下一个时钟周期开始,CPU

又控制总线。

天津工业大学

(4)QS1、QSO——指令队列状态信号(输出)。用于指示

8086内部BIU中指令队列的状态,以便让外部协处理器进行跟踪。

QS1、QS0的编码状态如表5-5所示。

表2-6QS]、QS。的编码表

指令队列操作状态

QS1QS0

00空操作,在最后一个时钟周期内,从队列中不取任何代码

01第一个字节,从队列中取出的字节是指令的第一个字节

10队列空,由于执行传送指令,队列已重新初始化

11后续字节,从队列中取出的字节是指令的后续字节

天津工业大学

8088和8086的区别引脚

目在正调8位数据总线允许/状态复用引脚,输出。

BHE/S7为总线高位允许/状态信号(输出三态)。

这也是分时复用的双重总线,在总线周期开始的T1

周期,作为16位总线高字节部分允许信号,低电平

有效。当为低电平时,把读/写的8位数据与AD15〜

AD8连通。该信号与A0(地址信号最低位)结合以决定

数据字是高字节工作还是低字节工作。在总线周期的

其他T周期,该引脚输出状态信号S7。在DMA方式下,

该引脚为高阻态。

天津工业大学

•和ADO编码含义

•ADO总线使用情况00数据总线上进行16位字传送01

数据总线上进行高8位字节传送10数据总线上进行低8位字

节传送11无效

BHEA。。总线使用情况

00数据总线上进行16位字传送

01数据总线上进行高8位字节传送

10数据总线上进行低8位字节传送

11无效

•[例]:

•当丽=1,RD=O,IO/M=0时,

•表示CPU当前正在进行读存储器操作

•[例]:

天津工业大学

224、8088CPU的内部结构

一、8088内部由两部分组成

r总线接口部件

(businterfaceunit,BIU)

8086CPU5

执行部件

〔(executionunit,EU)

总线接口部件BIU

通用寄存器执行部件Il、

EU/地沙加法号

AHAL地址总线20位

数据总线

BHBL

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论