计算机组成原理90

计算机组成原理

computerorganizationprinciple

通纪应用型人才培养系列救材

计算机组成原理

ComputerOrganizationPrinciple

原浩赵宝华主熔

*篇等教育出期社顾浩赵宝华

为?施彳步履*・上海分I社

第4章存储系统

本章要点

•与早期的以运算器为中心的计算机不同，现代计算机已

形成了以存储器为中心的系统结构。存储器和存储系统

已成为影响整个计算机系统最大吞吐量的决定性因素。

■本章讲解的思路是先讲存储系统，再讲组成存储系统的

存储器。

•重点讨论存储系统的层次结构、存储器的基本组成和工

作原理。

•存储系统和存储器是两个不同的概念，存储系统通常是

由几个容量、速度和价格各不相同的存储器，按一定的

体系结构组织起来而构成的系统。现代计算机都采用多

层次的存储器而构成一个分级的存储系统。

54竽数9步及就•上海先社

目录

4.1分级存储体系

4.2主存储器

4.3辅助存储器

4竽教才方发左・上海分3社

存储器为中心的计算机结构

传统计算机的五大部件:

1.输入设备

2.输出设备

.存储器

计算步骤3

和原始数.运算器:又叫

据4ALU

.控制器

图1.5存储器为中心的计算机结构框图5

主机现代计算机的三大部件:

CPU

I/O

MMALU1.CPU（运算器+控制器）

主算术逻辑部件

存设2.1/0设备

储

器CU备3.主存储器MM

控制单元

4竽教才方发左・上海分社

图1-6现代计算机的组成框图

4.1分级存储体系

4.1.1对存储系统的性能要求

1.存储容量

•存储器是用来存放程序和数据的重要部件，犹如一个

庞大的“数据仑库”。存储容量是计算机存储信息的

能力。被定义为存储器中可容纳的存储单元的总数。

•存储容量的基本单位是字节（8位二进制数码）,还可用

KB、MB（兆）、GB（吉）、TB（太）、PB（皮）、EB、ZB、

YB来衡量。

2.存取速度

•存储器的存取速度通常由存取时间Ta、存取周期Tm和

存储器带宽心来参数来描述。

⑴存取时间Ta:又称访问时间或读写时间，指从启动一次

存储器操作到完成该操作所经历的时间。

2012-12-154竽教才方发左・上海羽注

存储容量单位

1kilobytekB=1000(103)byte

1megabyteMB=1000000(106)byte？一,

1gigabyteGB=1000000000(109)byte2,=w

1terabyteTB=1000000000000(1012)byte

1petabytePB=1000000000000000(1015)byte

1exabyteEB=1000000000000000000(1018)byte

1zettabyteZB=1000000000000000000000(1021)byte

1yottabyteYB=1000000000000000000000000(1024)byte

1nonabyteNB=1000000000000000000000000000(1027)byte

1doggabyteDB=1000000000000000000000000000000(1030)

byte

4竽教才方发左・上海分林土

4.1.1对存储系统的性能要求

(2)存取周期Tm:又叫读写周期，是指存储器进行一次完整

的读写操作所需的全部时间，即连续两次访问存储器操

作之间所需的最短时间。一般情况下，

Tm>Tao

(3)存储器带宽Bm:又称数据传输率,是指每秒从存储器进

出信息的最大数量。

为提高存储器的带宽,可采取以下措施：

•缩短存储周期。・增加存储字长。

・增加存储体。

(4)可靠性:是指在规定的时间内，存储器无故障读写的概率。

通常用平均无故障时间(MeanTimeBetweenFailures,

MTBF)来衡量。

2012-12-154竽教才方发左・上海分社

4.1.1对存储系统的性能要求

(4)功耗:是一个不可忽视的问题,是衡量环保性

“绿色计算机”的一个重要指标。它反映了

存储器件耗电多少,也反映了其发热的程度。

⑸性能价格比:是衡量存储器经济性能好坏的综

合性指标。这项指标与存储器的结构和外围

电路以及用途、要求、使用场合等诸多因素

有关。

每个字节的成本c=C/S(元/字节)

4竽教才方发左・上海分s社

4.1.2存储系统的分层结构

1.计算机应用对存储器要求的矛盾

•随着计算机硬软件系统的不断发展,计算机应用领域日益扩大,对

存储器的要求也越来越高。既要求存储容量大、存取速度快，又

希望成本价格低。这些要求自身矛盾，相互制约,在同一存储器中

难以同时满足。

•合理地分配存储容量、速度和成本的有效措施是实现分级存储.

这是一种把几种存储技术结合起来、互相补充的折衷方案。

左图是三级存储体系的结构图。该层次结构规律是：

•价格逐次降低；■容量依次增加；

・访问时间逐渐增大；

使用上述三级存储体系，从CPU看，存储速度接近于上

层的高速缓冲存储器（最高），容量及成本却接近最低

层的辅助存储器（最低），这大大提高了计算机系统的性

能价格比。

图4-2三级存储体系结构示意图

4竽教才方发左・上海分g社

2.存储器访问的局部性原理

•程序往往重复使用它刚刚使用过的数据和指令,实脸表明,

一个程序用90%的时间去执行仅占10%的代码。

•分层结构的存储系统的实现是建立在程序访问的局部性

原理上的，原理主要体现在以下三个方面：

⑴时间方面:在一小段时间内，最近被访问过的程序和数据

很可能再次被访问。即当前正在使用的信息很可能是后

面立刻就要使用的信息,程序循环和堆栈等操作中的信息

便是如此。

（2）空间方面：最近被访问过的程序和数据,往往集中在一小

片存储区域中。以顺序执行为主流的程序和数据（如数组）

就是如此。

⑶在指令执行顺序方面:指令顺序执行比转移执行的可能性

要大（大约5:1）。4竽教彳方及欣・上海分社

2.存储器访问的局部性原理

•在图4-2所示的三级存储系统中，各级存储器中存放的

信息必须满足以下两个原则：

（1）一致性原则:即同一个信息会同时存放在几个级别的存

储器中，此时，这一信息在几个级别的存储器中必须保持

相同的值。

⑵包含性原则:指处在内层（靠近CPU）的存储器中的信息一

定包含在各外层的存储器中，即内层存储器中的全部信

息一定是各外层存储器中所存信息中一小部分的副本。

中央处理器CPU存储器访问的局部性原理是存储系统层次结构技术

B可行性的基础。根据这个原理才有可能把计算机频

高速缓冲存储器”、，，，、1_J,,,

.繁访问的信息放在高速存储器中，而把不经常用的

主存储［（内存）I信息放在低速、低价的存储器中。

5|辅助存二器（外语4竽数才步收就・上海分社

图4-2三级存储体系结构示意图’

3.存储层次的性能参数

■为简单起见,我们仅考虑由M］和M2两个存储器构成的两

级存储层次结构，并假设的容量、访问时间和每位价

格分别为S］、丁乂、PI,M2的参数为S2、1人2、P2O

⑴平均每位价格PP=PIA+PA

当S1WS2时，P^P2"+S2

(2)命中率H

•在层次结构的存储系统中，某级存储器的命中率是指

CPU访问存储系统叱在该级存储器中找到所需信息的

概率，即CPU命中的访问次数与总访问次数之比。

•命中率H一般用模拟的方法来确定,即通过模拟执行一

组典型程序,分别记下访问M1和M2的次数N］和N2则：

2012-15—Ni+N2失效率F=1-H4手教彳出履就・上海宪社

3.存储层次的性能参数

(3)平均访问时间TA

•TA是与命中率关系密切的最基本的评价指标

•丁人=小什(1—52=小］+FTA2

•可见,命中率H愈大愈好,H愈接近于1,则TA愈趋近于

TAI，CPU能获得最佳的平均速度。提高H的途径有：

••提高辅助软硬件的性能；

•・扩大Mi的存储容量以尽可能多地装入有用信息，减

少M2的调度次数。

4竽数4步及就・上海分3社

举例

某计算机系统的内存由Cache和主存构成，Cache的存取周

期TAI为45ns,主存的存取周期TA2为2。。、。已知在一段

给定的时间内，CPU共访问内存4500次，其中340次访问

主存，隶:

(1)Cache的命中率是多少？

(2)CPU访问内存的平均访问时间TA是多少？

(3)Cache-主存系统的效率是多少?

解：⑴命中率H=(4500-340)/4500=0.92o

⑵CPU访存平均时间TA=0.92X45+(1-0.92)X200=57.4ns

⑶-主存系统的效率

cachee=TA1/TA=45/57.4=78%

2012-1-154竽数才步收就・上海分社

4.1.3虚拟存储器

1.虚拟存储器的基本概念

如图所示，虚拟存储器建立在主存一辅存物理结构的基础上,是由附

加硬件装置及操作系统存储管理软件组成的存储体系，它将主存

和辅存的地址空间统一编址，形成一个庞大的存储空间。

基本思想:通过某种策略，把辅存中的信息一块块地调入主存，给用

户提供一个比实际主存容量大得多的地址空间。此时，用户感觉

到好像具有一个容量足够大的存储系统。

)4竽数才步及就・上海分法土

2.虚拟存储器的特点

(1)多个进程可共享主存空间

虚拟存储器把主存空间划分为较小的块(页面或段)，并以块

为单位分配给各进程。这样，多个进程就可共享一个较小

的主存空间。

⑵程序员不必做存储管理工作

虚拟存储器自动对存储层次进行管理，不必程序员干预。

⑶采用动态再定位，简化了程序的装入

虚拟存储器中采用页式、段式和段页式管理,可使同一程序

很方便地装入主存中的任意一个位置执行。

4竽数4步及就・上海分林土

3.页式虚拟存储器

•在页式虚拟存储器中，把虚存空间和实存空间划分为等

长的块，称为虚页和实页，每页长度是2的整数赛,通常为

512或几KB。

•每个地址由两部分组成:页号和页内地址。信息往内存

调入以页为单位的，所以实地址与虚地址间的页内地址

相同。因此，虚-实地址的转换主要是虚页号向实页号的

转换，这个转换关系由页表给出。

•存储管理软件根据主存的运行情况，自动为每个程序建

立一张页表，存放在主存的特定区。页表的内容按虚页

号顺序排列，页表长度等于该程序的虚页数。每一虚页

的使用情况占用一个存储字，叫页表信息字。该信息字

包含装入位、修改位、替换控制位和实页号等。

54竽数才步收就•上海分社

页表

实(主存)空间

替换

虚页号装入位修改位控制位实页号

12

17

14

15

1>6(b)实页与虚页的对应关系

图4-5页表

(a)程序A的页表

4竽教才方发左・上海分8社

2012-12-15

(2)地址转换机构

•每个程序都有一张页表放在主存,每张页表都有一个页

表起始地址。程序运行时，由页式存储管理系统中的存

储管理软件把该程序的起始地址读到页表基址寄存器。

•因CPU送来的地址是程序虚地址,故必须进行虚-实地址

转换，图4-6中①表示页表索引地址由基址寄存器内容和

虚页号拼接而成，②是根据页表索引地址读出页表信息

字。③是检测页表信息字中装入位的状态，④是拼接一

个完整的实地址，CPU以此实地址访问主存。

页表基址寄存器程序虚地址来自CPU

页表起始地址虚页号页内地址

页表率引地」①­④

主存实地址图4.6虚•实地址转换

址

实页号页内地址

页表区

②

页夫附班

2012-12-1^)［面有效④4竽教中出发小・上海痴士

一,,0"一■无效

举例

例：已知某系统采用页式虚拟存储

页表地址

器方案，某程序中一条指令的虚地装入位实页号

址是:000001111111100000,该程序

007H10001

的页表起始地址是0011,页面大小

是1K,页表中有关单元最后4位是・・.

实页号。300H10011

求：某指令地址(虚地址)变换后

■・■

的主存实地址。

307H->11100

解：页表起始地址是0011,由虚地址

可得虚页号为00000111,因页面大

小是1K,页内地址是10位。得页表

地址为0011000001ll(307H),由此

得主存实地址是11001111100000。

2012-12-154竽教才方发左・上海分社

举例

为?施彳步履*・上海分I社

(3)快表

•问题:页式虚拟存储器至少要访存两次，一是读取页表

项；第二步才能访问数据本身。有时，访问页面失效，访

存的次数就更多.

•解决办法:把页表中最活跃的内容存放在一个小型高速

存储器中，构成一个快表。

■工作原理:快表用于存放近期常用的页表项，其内容是页

表部分内容的一个副本。这样，进行地址变换叱只要直

接查快表,仅当快表不命中叱才需访问主存中的页表。

•页式虚拟存储器的优点:因页面长度固定，页表设置方便,

操作简单,开销小。

•缺点:因页面长度固定,程序不可能正好是页面的整数倍,

最后一页的零头将无法利用而形成碎片。同叱由于页

不是逻辑上独立的实体，致使程序的处理、保护和共享

都造成困难。

2012-12-154竽数才步及就・上海痴士

4.段式虚拟存储器

■特点:是与模块化程序相适应的一种虚拟存储器。段是

按照程序的逻辑结构划分的，段的长度因程序而异。

•段表:驻留在主存中，实际上，段表是程序的逻辑结构段

与其在主存所存放的位置之间的对照表。它的每一行记

录了某段对应的若干信息，含段号、装入位、段起点和

段长等。

•虚-存地址变换:CPU根据虚地址访存叱先将段号与段表的起始地址

相拼接,形成访问段表对应行的地址，再根据段表内装入位判断该

段表基址寄存■几日、田、、十井、田

C段是h否-已T碉入王存。若已1调

段表起始地址段号段内地址

虚地址入主存，则从段表中读出该

段在主存中的起始地址，与段

内地址（偏移量）相加，得到对

段表1地址应的主存实地址。

实地址

左竽数彳步履就・上海痴士

主存地址

段式虚拟存储器的虚-存地址变换

5.段页式虚拟存储器

•段式虚拟存储器的优点:因段的分界与程序的自然分界

相对应，故具有逻辑独立性，易于程序的编译、管理、

修改和保护,也便于多道程序共享。

•缺点:因段的长度不固定,起点和终点不定,给主存空间

分配带来麻烦，容易在段间留下碎片而造成浪费。

•段页式虚拟存储器是段式虚拟存储器和页式虚拟存储

器的结合

•设计思想:先将程序按逻辑结构分段，再把每段划分为

若干大小相等的页。程序和主存和辅存之间调入调出

是以页面为单位进行的,但它又可以段为单位实现程

序共享和保护。因此，它兼顾了段式和页式虚拟存储

器的优点。

•缺点:地址变换时需多次查表备竽数彳步收就•上海分社

4.1.4Cache一主存结构

•Cache一主存体系结构，是在CPU与主存之间再增加一级

或多级能与CPU速度匹配的高速缓冲存储器Cache,来解

决计算机系统速度的瓶颈问题。

1.Cache的特点

⑴Cache由存取速度较高的SRAM组成,其速度与CPU相当。

(2)Cache与虚拟存储器的基本原理相同，也是基于程序访问

的局部性原理。但Cache的控制和管理全部由硬件实现。

(3)Cache的价格昂贵,为保持最佳的性能价格比，Cache的容

量应尽量小。

注：图中L1为

CPU片内高速

缓存，L2为片

外高速缓存。

图的位置

4-9Cache4竽教彳方及欣・上海痴土

Cache的实例

图4-9A高速缓存与畅销商品

超市畅销商品完全借鉴Cache的管理思想，把流动量大的

商品放在超市的入口处，并经常用畅销商品替代相对滞销

的商品，促进商品流动的速度。

4竽教才方发左・上海痴士

ZCache的读写过程

⑴读操作：

当CPU执行读操作叱由地址总线发地址信号，地址信号

经地址变换产生两种情况:命中或未命中。若为命中，说

明信息已在Cache中，CPU通过硬件电路直接访问Cache;

若不命中，说明CPU要访问的信息不在Cache中，那么CPU

就要访问主存，并把要访问的信息调入Cache。在把从主

存读出的信息存入Cache叱若Cache中无空闲的块，则利

图4-10Cache的读操作流程

⑵写操作

写操作比较复杂，因对Cache中保存的是主存中的某些信息

的副本,故有一个Cache与主存内容一致的问题。解决一致

性问题的方法因写操作的过程而异。目前常用：

①写直达法:又叫通过式写(Write-through)或通过式存(Store-

through)，能随时保证主存.Cache的数据始终一致。

同时~——I,TL——-----------------

CPUCacheMM

CPUCacheMM

②写回法(Write-back):数据每次只是暂时写入Cache,并用标

志将该块加以注明，等需要将该块从Cache替换出来叱才

写入主存,故此法又叫标志交换法(Flag-Swap),其速度快，

但因主存中的字块未经随时修改,可能引起失效。

③数据只写入主存，同时将Cache中的相应块的有效位置0

使之失效。需要时从主存调入，方可作用。

2012-1"注:据统计，写操作在访存操作的4专板中也履淞・上海杀社

平均概率为16%左右,因此,A法实用‘

3.Cache的基本结构与工作原理

•Cache由以下三大模块组成：

⑴Cache存储体

•Cache存储体以扶为单位与主存交换信息，此时,Cache访

存的优先级最曲。

⑵地址映像变换机构

•功能是把CPU发来的主存地址转换成Cache地址。由于

主寿和Cache的块大小相同，块内地址是相对于块的起始

地兄的偏移量（即低位地址相同）。故地址变摸主要是主

存的块号（高位地址）与Cache块号之间的转换。地址映

像是决定命中率的一个重要因素

⑶替换机构

•当Cache中的可用空间已占满，无法接受来自主存块的信

息叱由Cache内的替换机构属一定的替换算法来确定应

从Cache内移出哪个块返回主存，而把新的主存块调入

替换机构是根据替V标毒板止上海.土

2012-1

常用算法

・随机法：思路是随机地选择被替换的块。优点是算法简

单、易于硬件实现，但因没考虑Cache块使用的“历史”

信息,反映不了程序访问的局部性原理,故失效率较高。

・先进先出法FIFO(First-InFirst-Out):此法选择最早调入的

块作为被替换的块，其优点也是容易实现。它还是不能

正确地反映程序访问的局部性原理。因为最先进入的块

往往是经常要用到的块。

・最近最少使用法LRU(LeastRecentlyUsed):这种方法的原

意是指选择近期最少被访问的块作为被替换的块，但因

实现困难，目前实现使用的LRU都只是选择最久没有访

问过的块作为被替换的块。此法所依据的是局部性原理

的一个推论：如最近刚用过的块很可能是马上要再用到

的块,则最久没用过的块就是最佳的被替换者。

•结论:LRU法和随机法分别因失效率低和实现简单而被广

泛应用。

2012-12-154竽教才方发左・上海分社

4.地址映像

•地址映像（变换）是指把主存地址空间映像到Cache地址空

间，即把存放在主存中的程序按某种规则蕖入Cache中。

地址映像的方法有以下三种：主存地址上tcache地址

⑴全相联映像

•是让主存中任何一块均可映像装入到Cache的任何一块

的位置上。该方式比较灵活,Cache的块冲突率最低，空

间利用率最高，但成本高，实现困难。

⑵直接映像

•是指主存中的每一个块只能被放置到Cache中唯一的一

个指定位置。此法简单、成本低、地址变换速度快、

易实现。但此法不够灵活,Cache中冲突概率最高、空间

利用率最低。

15瑞芋双中步履本,上海公社

(3)组相联映像

(3)组相联映像

•将主存空间按Cache大小等分成区后，再把Cache空间和

主存空间中的每一区都等分成大小相同的组。让主存各

区中某组的任何一块均可直接映像装入到Cache中对应

组中的任何一块位置上，即组间采用直接映像，而组内采

取全相联映像。因此，组相联映像实际上是全相联映像

和直接映像的折衷方案。

•图4-12(c)中，主存分成2区,每区4组,每组2块;Cache分为4

组，每组2块。主存的第9块(位于第1区的第。组)可映像到

第1组的Cache第0块或第1块。同区同组的第8号主存块

也可映像到第。组的Cache第0块或第1块。

•结论:目前,绝大多数计算机都采用直接映像、两路组相

联(即每组有2块)或四路组相联。其中采用得最多的是直

接映像方案。

2012-12-154竽教才方发左・上海痴士

上存，主:存

00

11

CacheCache

b0特点：

1主存中的每

9一个块只能

被放置到

669

77Cache中唯

一的一个指

特点:1414定位置

15

主存中的任一块15

可调入cache的任一

(a)全相联映像(b)直接映像

块位置，两者的地址转主存

换简化为块号的转换

第

0且r

jr

第

1且r

|r

且

第2F

T＞第0区特点：

第

且r^

0且

r第

|r3TF

第14r^T组间采用直

jr

第2

到t

|rT9接映像，而组

第

乡

第40TF

3jm^T内采取全相

乡

第1TF

^T＞第1区联映像

乡

第2TF

4^T

乡

第

53r

^T

(c)组相联映像

图4-12三种映像规则4竽数中步履就・上海痴士

WINDOWS中的虚拟存储管理

1.设置窗口

•Windows98:控制面板一系统一性能一高级设置

•Windows2000:控制面板一系统―>高级—性能选项—>虚拟内

存一更改

•WindowsXP:控制面板—性能与维护一系统-高级—性能

选项的设置—虚拟内存—更改

2.设置方法

⑴由Windows管理:物理内存够用时，虚拟内存容量可为0,不

够用叱虚拟内存最多可使用硬盘上全部可用空间。

⑵用户自行设置:可指定虚拟内存的最大和最小值。

3.建议:专业人员应选择后者。

4竽教才方发左・上海金社

WINDOWS中的虚拟存储管理

4.设置技巧

⑴自行设置虚拟内在的关键是设置最大值和最小值,有人认

为两者的值设置相同，可避免虚存在所在硬盘分区产生大

量碎片，且设置为物理内存的1.5倍为佳。其实应视实际

情况而定。可运行windows"系统工具”中“系统监视

器”，查看“正在使用的交换文件”的峰值，将它（或稍大）

作为虚存最小值，最大值设置为与最小值相同或稍大即可,

但不要把硬盘所有空间设置为最大值。

⑵若物理内存足够大，可考虑让系统优先使用物理内存，可用

写字板等编辑程序打开system.ini文件，在［386enh］项的底部

力口人命令行"conservativeSwapfileusege=1”即可。

⑶若要删除虚存，将其最大与最小值甚为0即可。

2012-1-15条由Qi由旭科•上海葡土

•主存储器（简称主存）又叫内存储器或操作存储器，用来

存放计算机运行期间所需要的程序和数据。

•主存通过地址总线、数据总线、控制总线与CPU和夕卜围

设备连接在一起（如下图）。

■地址总线用于选择主存储器的一个存储单元，其位数决

定可访问的存储单元最大数目,称为最大可寻址空间。

数据总线用于在计算机各功能部件之间传送数据,数据

r总线的位数（总线的宽度）与总线时钟频率的乘积，正比

于该总线所支持的最高吞吐（输入输出）能力。

•控制总线包括控制数据传送的读（read）、写（write）和

表示存储器操

CPU

AR注：作完成的准备

AR—地址寄存器就绪（）控制

读/写地址总线DR—数据寄存器ready

---------------k—地址总线的位

连接其数据总线数线。

他外围控制总线n—数据总线的宽

设备度

主存储器

4竽教才方发左・上海分出土

主存储器与CPU及外围设备的连接关系

422主存记忆元件

目前,主存储器中广泛使用的记忆元件是电子的，其材料是

半导体。

1.RAM记忆元件

随机存取存储器RAM的特点是能随机地存取存储器中的任

何一个存储单元，且与存取的时间和该单元的物理位置无

关。它要求记忆元件应具有以下特性：

・有两种稳定状态；

■在某外部信号的激励下，两种稳定状态能进行无限次相互

转换；

■在某外部信号的激励下，能读出这两种稳定状态；

・能可靠地存储。

e%弋教中士版淞・上海金社

1.RAM记忆元件

⑴SRAM记忆元件

•SRAM记忆元件有双极性和金属-氧化物-半导体

MOS（MetalOxideSemiconductor,MOS）开关两种。MOS开

关是一种由金属、氧化物和半导体组成的场效应管，其

符号下图所示，其中G为栅极,S为源极,D为漏极。当

W（连接栅极）为高电位叱MOS管导通,R点（连接漏极D）

与V（：c（连接源极S）同电位。但因W上所加的电位信号是

脉冲型的，脉冲去掉之后便处于不定状态。

为能稳定地记忆上曾加过高电压，不能

D1VccW

使用这样的单管MOS开关,必须使用具有

wL双稳态的触发器作为记忆元件。常用的

是6管MOS记忆单元。

15S]R4至数彳步及就•上海杀社

（l）SRAM记忆元件

①SRAM六管记忆单元电路

•在六管记忆单元电路中，［、T2组成双稳态触发器，下3、

丁4是负载管，T5、丁6作为记忆单元的选中开关（读写控

制门）。当记忆单元未被选中（字线W保持低电平）时,T5、

丁6管截止，触发器与位线隔离，保持原来的记忆状态不变。

当字线加上高电平时,T5、丁6管导通，该记忆单元被选中，

可进行读/写操作。

4竽数4步及就・上海痴士

①SRAM六管记忆单元电路

•写过程:W为高电位，选中字线,T5、76管导通，使读写控制门打开。写“1”时,

位线b'上送高电平，使72管导通，位线b上送低电平，使T1管截止。因T］、72的

连接呈反向耦合连接，使状态稳定，不会因写脉冲的的撤离而改变，只要Vy

上有+5电压，就能始终保持这一状态。写“0”时，位线b'上送低电平，使72管戴

止，位线b上送高电平，使T1管导通。

­字线W高一"丁5尸6导通―H卖写控制门打开

•写"1"位线b，上为IWJ—►导通—►B为低—►B，低—►"1"1截止一►A局=1

・写“0”…位线b，上为低~^丁2截仁—B为高一B，高—Ti导$A低=0

字线

v5V・读过程:字线W高—T5,T6导通

ccW

♦

若原存1,即A高一b'f高“1”

LHT4

位线位线若原存0,即B高一―一高“0”

B

b'"b

T5T6

UBA’川

4竽教才方发左・上海会社

•DRAM记忆元件是靠MOS管栅极电容上的电荷保存信息,

也称电荷存储型记忆元件。

图4一16是单管动态MOS电路，它只由一个MOS管和一个电容

C组成。当字线W为高电平叱该存储单元被选中。

执行写操作叱如写“1”，位线处于高电平,对电容C充电;如

写“0”，位线为低电平，电容C上的电荷很快被释放掉。

执行读操作叱如原存“1”，电容C充有电荷,在位线上产生

电流，可视为读出“1”；如原存“0"，电容C无电荷，故位

线上无电流，可视为读出“0”。

注意:当读操作结束时，

C的电荷已泄放完毕，

是破坏性读出，必须采取

再生措施。

力至教中广版加,上海会社

线b

图4-16单管动态存储电路

⑵DRAM记忆元件

•若将6管SRAM记忆单元电路中的两个负载管T3、下4去掉，

便形成了4管SRAM记忆单元电路，如图4-17所示。图中的

T丁2管不再构成双稳态触发器，而是靠栅极电容a、c

2茱P存储信息。

•4管动态MOS电路的集成度较高，但它还是靠栅极电容C],

C2来存储信息的，因此，必须每隔一定时间向栅极电容补

充一次电荷，此过程称为“刷新”。刷新周期一般为2ms。

字线W

位

线

2012-145数才步履就•上海初土

图4-17四管动态MOS电路

(3)MRAM(MagneticRandomAccess

Memory)记忆元件

•磁随机存取存储器MRAM是一种利用磁化特性进行数据

存取的内存技术。从存储机理上来说，它是用电子的自

旋方向来代表二进制的“0”和“1”。

与DRAM相比,MRAM有以下优点：

•MRAM是一种非易失性的存储元件；

•磁化过程非常短暂，存取速度快；

・存储密度已达到目前DRAM的水平；

•芯片材料以铁、铝为主，成本低。

人们预测:MRAM将是非常有前途的内存存储元件。

.MRAM字线

MRAM

接地

用电子的自旋方向代表“1”和“0”45数才步履就•上海兴社

图4-18MRAM的一个存取单元的工作原理

2.ROM(ReadOnlyMemory,ROM)记

忆元件

•SRAM和DRAM均为可读/写的随机存储器，当断电叱所

存储的内容立即消失，是易失性存储器。ROM是一种只

能读出、不能写入的非易失性存储器件。即使停电，它

所存储的内容也不会丢失。

•(l)ROM:通常指MROM(MaskROM),即掩膜式只读存储

器。它由芯片制造商在制造时写入内容。其基本存储原

理是以元件的有无来表示存储单元的信息(1或0),可用二

极管或三极管作为元件,其存储内容是不会改变的。

•(2)可编程的只读存储器PROM(ProgrammablcROM)

4竽教才方发左・上海金社

（2）可编程的只读存储器PROM

•从图4-19中可见,32X8（位）的PROM由32个8发射极的双

极型晶体管构成，每个发射极上装有一根熔丝,由5位地

址译码产生32条字选择线,分别与32个晶体管的栅极相

连,8个发射极通过熔丝构成8条位选择线（W7-W。）经读写

控制电路反向后从D7-D。输出。

写入:在集电极,加高压将需写1

的位线接地,大电流将熔丝烧断,

将需要写0的位线悬空，熔丝将

保持完好，完成一次性写入。

读出:Ec上加+5V电压,由地址译

码后被选的字线上有高电压，相

应的晶体管导通,有熔丝的位线

w7w6w5w4w3w2w唳为高电平，经反相后输出为0;反

写之,无熔丝的位置是空，经反相后

捽

制输出为1。

D7EDo

2012-12c

图4-1932X8位熔丝型PROM结构4竽教才方发本・上海•土

⑶可擦除可编程的只读存储器

EPROM(ErasablePROM)

•EPROM是一种可用紫外线擦除，允许用户多次写入信息的只读存储

器，目前广泛使用的EPROM是用浮动栅雪崩注入型MOS管构成，叫

FAMOS型EPROM。

•平叱浮动栅上不带电荷，源极S与漏极D之间没有导电沟道，处于关

闭状态，表示存储的是“1”信息；当需要写“0”时，需在源、漏

极之间加上高电压(如+12V)和编程脉冲，此时，源、漏极间被瞬

间击穿，在PN结处集聚大量电子，这些电子通过绝缘层注入到浮

动栅上，使浮动栅带负电，浮动栅上的负电荷在氧化层下面感应

出正电荷迫使管子导通，表示存储的是“0”信息。高压撤除后，

因浮动栅被二氧化硅绝缘层所包围，浮动栅上的电子无处泄漏，

ED

S管子仍保持导通状态，使存储的

“0”信息保持不变。

字线一।______

EPROM，二

(a)

2012-12-15—位4竽教彳方及就・上海今社

图4-20EPROM结构示意图线

(3)可擦除可编程的只读存储器

EPROM(ErasablePROM)

•写入方法:先将原存储信息擦除。即用紫外线光对准芯片

上的圆形石英窗口(相距3cm),用一定波长的紫外线灯照

射10〜25分钟(时间随